CN216391024U - 用于高速率光信号产生的调制器芯片组件 - Google Patents

Abstract

本实用新型公开了一种用于高速率光信号产生的调制器芯片组件，包括一调制器芯片、至少一根高速信号传输线、至少一根地线、一电容、一电阻以及至少两段金线；其中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述高速信号传输线连接电容；所述第一电感位于所述调制器芯片与电容之间；所述第一电感与所述调制器芯片串联。本实用新型通过在微波信号线与调制器芯片间加入一个并联电容以及一个串联的电感以进一步提升调制器芯片的带宽，从而使低带宽调制器能够应用于50G以及以上信号的调制，以实现低成本且方便地增大调制器芯片组件的带宽。

Description

用于高速率光信号产生的调制器芯片组件

技术领域

本实用新型涉及一种通信领域的信号调制器件，具体涉及一种用于高速率光信号产生的调制器芯片组件。

背景技术

伴随着大规模数据中心的建设，100G/400G/800G传输技术已成为必然。但是，从传统的10G网络向100G/400G/800G以上的网络升级过程中面临诸多挑战，其中之一是对高带宽、低成本的用于高速光信号的调制器芯片的需求。

目前，实现单波100G和四通道400G传输的核心调制芯片是50Gb/s的半导体电吸收调制激光器。半导体电吸收调制器作为高速光信号产生的关键芯片，其带宽主要受限于芯片的结电容和寄生电容。因此，要提升电吸收调制器的调制带宽，最直接的方法是减小电吸收调制器的长度，以降低探测器芯片的结电容，同时将电极的面积减小，增加介电材料的厚度并利用特殊的低介电常数的材料以降低寄生电容，从而增大调制芯片的3dB带宽。但是，减小电吸收芯片的长度将降低调制器的消光比并增大电吸收调制器所需要的工作电压；而电极的面积受限于打线的要求，一般直径很难低于50微米，而低介电常数材料(比如BCB，苯并环丁烯)的工艺难度大大增大，同时也增加了成本。因此降低芯片的结电容和寄生电容有很大的局限性。目前一般的电吸收调制器的结电容大约在0.1pF左右，寄生电容在0.2pF左右，其RC带宽不到30GHz,不能满足50Gbit/s信号的调制要求。如果可以使用高结电容和寄生电容的电吸收调制器，通过外围电路来提高调制器的调制带宽，将具有重大的现实意义。

传统的电吸收调制激光器的封装结构如图1所示，包含一个电吸收调制激光器1、一个陶瓷基片2，其中电吸收调制激光器1包含电吸收调制器1a和半导体激光器1b，电信号加于电吸收调制器1a将半导体激光器产生的直流光调制产生高速光信号输出。陶瓷基片2上包含有多个用于连接外部电路与电吸收调制激光器1的微波传输线和电极(3a、3b、3c为用于连接电吸收调制器1a与用于传输外部电路的电信号的传输线13a、13b、13c的信号传输线，其中3b和13b是高速信号线，3a、3c和13a、13c是地线)以及用于与外部射频驱动器阻抗匹配的电阻6(一般为50欧姆)。传输线3a、3b、3c和传输线13a、13b、13c之间通过金线12a、12b和12c相连。信号线3b与电吸收调制器1a通过第一金线9相连。驱动直流半导体激光器1b的电流通过外部封装电路的电极15、陶瓷基片2上的电极4，以及金线10加于半导体激光器1b。匹配电阻6的第一端电极7通过金线11与外部的接地电极14相连，匹配电阻6的第二端电极5通过第二金线8与电吸收调制器1a的电极相连。图1中半导体激光器1b的外接驱动电流可能需要的解耦电容未示出，具体的布线位置可以调整。一般情况下，为尽可能减小封装引入的寄生效应，连接电吸收调制器1a与信号线3b和匹配电阻6的第一金线9及第二金线8需要尽可能短以降低金线本身产生的自感应电感。

如图2所示是基于一个结电容为0.1pF和寄生电容为0.2pF的电吸收调制器芯片模拟得到的小信号S21曲线，该图基于调制器芯片的等效电路和50欧姆负载电阻计算得到。图2中显示，其3dB带宽是22.4GHz，可以满足25Gb/s信号的调制要求，但距离50Gb/s信号调制要求的35GHz以上的带宽有不小的距离。而要通过将结电容和寄生电容大幅下降以提高带宽对芯片性能和工艺都有比较大的挑战。

研究发现，在尽可能减小封装引入的寄生效应的前提下，在电吸收调制器1a和匹配电阻6之间加入合适的电感，将能够在一定程度上增大电吸收调制器的调制带宽。基于该思路，可以采用如图3所示的电吸收调制激光器的封装结构，该封装结构在电吸收调制器1a与匹配电阻6之间增加一个电感16以增大调制器芯片的调制带宽。其中，电吸收调制器1a通过第二金线8与电感16相连，电感16与匹配电阻6的第二端电极5相连。如果使用单独的电感，电感16与第二端电极5可以通过另外一根金线连接。经测试，增加一个电感，一般能够增加调制器芯片的带宽50％左右。如图4所示是理论计算的不同电感值下的小信号带宽，当电感16为0.25nH时，3dB带宽从无电感时的22.4GHz增加到32GHz；当电感16增大到0.5nH时，3dB带宽增加到33GHz；当电感16为0.75nH时，3dB带宽为32.4GHz；继续增大电感，带宽将会开始降低。虽然通过引入电感的方式能够将调制器带宽从22.4GHz增大到约33GHz,但是要调制50Gb/s的信号，一般要求调制器的3dB带宽应达到35GHz以上，因此对调制器本征带宽22GHz仅仅加入电感仍不足以保证50Gb/s信号的调制。

实用新型内容

本实用新型所要解决的技术问题是提供一种用于高速率光信号产生的调制器芯片组件，它可以提高半导体电吸收调制器的调制带宽，从而使低带宽的调制器芯片能够应用于高速光信号的产生。

为解决上述技术问题，本实用新型用于高速率光信号产生的调制器芯片组件的技术解决方案为：

包括一调制器芯片、至少一根高速信号传输线、至少一根地线、一电容、一电阻以及至少两段金线；高速信号传输线用于实现与外部电路的连接；电容位于所述高速信号传输线与所述地线之间；所述电容的一端与所述高速信号传输线连接，另一端与所述调制器芯片共地；所述电容与所述调制器芯片并联；电阻位于所述调制器芯片和接地电极之间，所述电阻与所述调制器芯片串联，用于与外部射频驱动器的阻抗匹配；第一金线连接所述调制器芯片与所述高速信号传输线及所述电容，第二金线连接所述调制器芯片与所述电阻；其中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述高速信号传输线连接所述电容；所述第一电感位于所述调制器芯片与所述电容之间；所述第一电感与所述调制器芯片串联。

在另一实施例中，所述第一电感的电感值在0.01nH到1nH之间。

在另一实施例中，所述第一电感的电感值在0.05nH到1nH之间。

在另一实施例中，所述第二金线的长度为L2，0.1毫米＜L2≤1毫米。

在另一实施例中，所述第二金线的长度L2≤0.1毫米；还包括一第二电感，第二电感的一端连接所述第二金线，第二电感的另一端连接所述电阻；所述第二电感位于所述调制器芯片与所述电阻之间；所述第二电感与所述探测器芯片串联。

在另一实施例中，所述第二电感的电感值在0.05nH到1nH之间。

在另一实施例中，所述第二电感的电感值在0.1nH到1nH之间。

在另一实施例中，所述调制器芯片为电吸收调制激光器。

在另一实施例中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米，所述第一金线产生的自感应电感在0.01nH到1nH之间；和/或所述第二金线的长度为L2，0.1毫米＜L2≤1毫米，所述第二金线产生的自感应电感在0.05nH到1nH之间。

在另一实施例中，所述电容的电容值在0.01pF到0.6pF之间。

本实用新型可以达到的技术效果是：

本实用新型通过在微波信号线与调制器芯片间加入一个并联电容以及一个串联的电感以进一步提升调制器芯片的带宽，从而使低带宽调制器能够应用于50G以及以上信号的调制，以实现低成本且方便地增大调制器芯片组件的带宽。

本实用新型的调制器芯片将外来的高速电信号转换成高速光信号，高速电信号通过电容电感输入到调制器芯片，从而产生所需要的高速调制光信号。通过选择合适的电感和电容，本实用新型可以大大增大调制器芯片的调制带宽，从而利用低成本和低带宽调制器芯片实现高速光信号的产生。

本实用新型利用一个低成本的外围电路以及低带宽调制器芯片，实现调制器带宽的提升和高速率光信号的产生，而无须开发技术难度巨大的高带宽调制器芯片，这将解决目前市场上高带宽调制器芯片短缺的限制。

本实用新型能够与现有调制器芯片封装技术兼容，无须另外开发新的封装工艺和增大芯片封装尺寸，可以适用于所有的光器件与光模块。因此本实用新型的技术方案将可保证大规模生产，同时与高带宽调制器芯片相比，成本更低。

本实用新型能够克服现有的应用于50G及以上高速光信号产生的半导体调制器芯片的带宽限制，将低带宽的调制器芯片用于50G及以上的高速率光信号产生，从而能够利用现有成熟的低成本高可靠性的调制器芯片和组装制造工艺，实现50G及以上的高速率光信号产生。

附图说明

本领域的技术人员应理解，以下说明仅是示意性地说明本实用新型的原理，所述原理可按多种方式应用，以实现许多不同的可替代实施方式。这些说明仅用于示出本实用新型的教导内容的一般原理，不意味着限制在此所公开的实用新型构思。

结合在本说明书中并构成本说明书的一部分的附图示出了本实用新型的实施方式，并且与上文的总体说明和下列附图的详细说明一起用于解释本实用新型的原理。

下面结合附图和具体实施例来对本实用新型做进一步的详细阐述，以求更为清楚明了地理解其结构和工作原理，但不能以此来限制本实用新型的保护范围。

图1是现有技术一种调制器芯片组件的结构示意图；

图2是图1所示芯片的本征小信号响应曲线S21图，图中横坐标为频率(单位GHz)，纵坐标为小信号响应S21(单位dB)；

图3是现有技术一种带有电感的调制器芯片组件的结构示意图；

图4是图3所示芯片加入不同电感后模拟的小信号响应曲线S21图；

图5是本实用新型用于高速率光信号产生的调制器芯片组件的实施例1的结构示意图；

图6是本实用新型的实施例1在没有电容，第二电感值0.5nH时加上不同的第一电感后的信号响应曲线S21图；

图7是本实用新型的实施例1在没有第一电感，第二电感值0.5nH时加上不同的电容后的信号响应曲线S21图；

图8是本实用新型的实施例1在电容值0.1pF，第二电感值0.5nH时加上不同的第一电感后的信号响应曲线S21图；

图9是本实用新型的实施例1在电容值0.1pF，第一电感值0.1nH时加上不同的第二电感后的信号响应曲线S21图；

图10是本实用新型的实施例1在第一电感值0.1nH，第二电感值0.5nH时加上不同的电容后的信号响应曲线S21图；

图11是本实用新型的实施例1不同的调制器芯片在没有电容、第一电感和第二电感与加上电容、第一电感和第二电感后的信号响应曲线S21图；

图12是本实用新型用于高速率光信号产生的调制器芯片组件的实施例2的结构示意图，其用第二金线取代了第二电感；

图13是本实用新型用于高速率光信号产生的调制器芯片组件的实施例3的结构示意图，其用第一金线取代了第一电感，用第二金线取代了第二电感。

图中附图标记说明：

1为电吸收调制激光器， 2为陶瓷基片，

1a为电吸收调制器， 1b为半导体激光器，

3a、3b、3c为信号传输线， 4为电极，

5为电阻第二端电极， 6为匹配电阻，

7为电阻第一端电极， 8为第二金线，

9为第一金线，

10为连接外部封装电路的电极与半导体激光器的金线，

11为连接匹配电阻与接地电极的金线，

12a、12b和12c为连接高速信号线与外部电路的金线，

13a、13b、13c为用于传输外部电路的信号传输线，

14为外部接地电极，

15为外部封装电路的电极，用于给半导体激光器供电，

16为第二电感，

17为电容，

18为第一电感。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本实用新型的核心思想是通过一个外加的基于电感和电容的电路与调制器芯片的组合，以增大调制器芯片组件的带宽实现高于调制器芯片本征带宽的高速光信号的产生。半导体调制器芯片是通过外加的高速电信号(一般为反偏电压)改变通过的直流光的吸收强度，将高速电信号转换成高速光信号。

虽然理论上可以通过减小芯片的结电容和寄生电容以提高芯片的带宽来满足50G甚至100G带宽的要求，但结电容和寄生电容与芯片的尺寸和所使用的工艺密切相关，减小电容一般需要通过减小芯片的尺寸以及使用特殊的介质材料。但是由于半导体材料和芯片制程的限制，物理尺寸不可能无限减小，更为严重的问题是芯片长度的减小，将限制调制器可以吸收光的强度，大大降低高速光信号的消光比，不利于高速光信号的传输与检测。另外在芯片制程中引入特殊的介质材料，将使芯片制造工艺复杂，增加芯片的成本降低芯片的利率。所有这些都将增加高带宽调制器芯片的封装和制造成本。

本实用新型通过外加的电感和电容，能够适当调整电路的整体性能从而增大调制器芯片组件的调制带宽。下面将以50G调制器芯片组件为例来详细阐述本实用新型如何利用低带宽的调制器芯片实现高速率50Gbps光信号产生。显然，本实用新型技术方案同样适用于50G以上高速率的调制器芯片的带宽提升。

基于上述实用新型思想，本实用新型将调制器芯片与一个由电容和电感组成的补偿电路组成一个调制器芯片组件，高速电信号不是直接加到调制器芯片，而是先通过补偿电路再加到调制器芯片，从而实现高速光信号的产生。

本实用新型用于高速率光信号产生的调制器芯片组件，在结构上主要包括有调制器芯片(如半导体电吸收调制激光器)、电容、电感与电阻、TIA(跨阻放大器)以及连接元件的金线和连接外部电路的引线，引线用于高速电信号的输入；其中，电容位于外来高速信号线与电感之间，与电感和调制器并联；电感位于电容和调制器之间与调制器芯片串联。

本实用新型的调制器芯片组件将输入的高速电信号首先通过由电感和电容组成的一个电路后再加到调制器芯片。调制器芯片通过选择合适的电感和电容值能够调制整个电路的频率响应，从而提高整个调制器芯片组件的带宽。

为了实现上述基于低带宽调制器芯片实现高速光信号产生的目的，本实用新型通过如下实施例来表述出来。

实施例1

如图5所示，本实用新型用于高速率光信号产生的调制器芯片组件，包括一电吸收调制激光器1、一电容17、第二电感16、第一电感18以及一匹配电阻6；其中电吸收调制激光器1包含电吸收调制器1a和半导体激光器1b，高速电信号加于电吸收调制器1a将半导体激光器1b发出的直流光调制产生高速光信号输出；所有这些元件(包括电吸收调制激光器1、电容17、第二电感16、第一电感18以及匹配电阻6)都位于同一个基片2上；

基片2上还包含有多个用于连接外部电路与电吸收调制激光器的微波传输线和电极以及用于与外部射频驱动器阻抗匹配的电阻6(一般为50欧姆)；3a、3b、3c为用于连接电吸收调制器1a与用于传输外部高速电信号的传输线13a、13b、13c的传输线，其中3b和13b是高速信号线，3a、3c和13a、13c是地线；传输线3a、3b、3c与13a、13b、13c之间通过金线12a、12b和12c相连；

高速信号线3b的另一端与第一电感18的一端相连，第一电感18的另一端通过第一金线9与电吸收调制器1a相连；电容17位于高速信号线3b与第一电感18之间；电容17的一端与高速信号线3b相连，另一端与地线3c相连；第二电感16的一端与匹配电阻6的第二端电极5相连，另一端通过第二金线8与电吸收调制器1a相连；驱动直流半导体激光器1b的电流通过外部封装电路的电极15、陶瓷基片2上的电极4，以及金线10加于半导体激光器1b；匹配电阻6的第一端电极7通过金线11与外部的接地电极14相连。

作为一优选实施例，电容17、第一电感18、第二电感16、匹配电阻6以及电信号传输线3a、3b、3c可以通过薄膜工艺制成并集成于基片2上，以方便封装并节约成本；

优选地，电吸收调制激光器1、电容17、第二电感16、第一电感18、匹配电阻6及基片2封装于一个TO-CAN(封装元件)内。

本实用新型在大量试验的基础上，克服了第一金线9及第二金线8需要尽可能短以降低金线本身产生的自感应电感的技术偏见，增加电感只要采用合适的电感值，就足以提高调制器的调制带宽。显然，电容和电感的取值直接决定了调制器芯片封装组件的性能。

电容17可以采用平板型的电容，其容值通过面积和/或介质层的厚度控制。

第一电感18和第二电感16的电感值通过薄膜的尺寸控制；

电容17、第一电感18和第二电感16的具体取值可以基于调制器芯片1a的性能和所要达到的信号速率优化；优选地，电容17的值在0.01pF到0.6pF之间；第一电感18的值在0.01nH到1nH之间；第二电感16的值在0.05nH到1nH之间。在此范围内能够达到增加带宽的实用新型目的。

进一步地，第一电感18的值在0.05nH到1nH之间；第二电感16的值在0.1nH到1nH之间。在此范围内，调制器芯片组件的性能最优。

优选地，基片2可以采用陶瓷基片，当然也可以采用其它合适材料的基片，如氮化铝、氧化铝、石英或硅基基片。

下面以一个实例来说明本实用新型如何利用电容17、第一电感18和第二电感16将低带宽调制器芯片用于50Gbps的光信号产生。该调制器芯片的结电容是0.1pF,寄生电容是0.2pF，对应的本征带宽是22.4GHz；当加上一个电感值为0.5nH的第二电感16后，调制带宽将增加到33GHz，但仍不能完全满足产生50Gbps光信号的调制带宽需求；当加上实施例1中的电容17和第一电感18后，通过选择合适的电感和电容，调制器芯片组件的3dB带宽将能够进一步提高。

如图6所示为当第二电感16为0.5nH，不加电容17，而第一电感18分别为0、0.25nH和0.5nH时对应的小信号带宽；图6中显示，当第二电感16为0.5nH时，只加上第一电感18，3dB带宽从33GHz减小到31.4GHz(第一电感18为0.25nH)和25.2GHz(第一电感18为0.5nH)。显然，从高速信号线3b到调制器芯片1a的金线越短越好。图7所示为当第二电感16为0.5nH，不加第一电感18，而电容17分别为0、0.05pF和0.1pF时对应的3dB带宽，分别为33GHz、29.6GHz和26GHz。因此如果仅加电容17将会大幅降低调制器组件的带宽，这就是传统封装需要尽可能减小外加电容的原因。但是本实用新型经过大量的试验研究发现，在同时将电容17和第一电感18加上后，信号的3dB带宽将显著增大。

如图8所示为当第二电感16为0.5nH，电容17为0.1pF，第一电感18分别为0、0.1、0.2、0.3nH时对应的小信号响应曲线，其对应的带宽分别为33、58.4、42.4、35.2GHz。图8中显示，当同时加入电容和另一电感后带宽将得到提高。当电容值为0.1pF时，调制带宽能够从33GHz增加到大于58GHz，远远超过50Gbps信号的调制要求。因此，加入电容17和第一电感18后将增加高频响应，极大提高调制器芯片组件的带宽。当第一电感18从0.1nH增加到0.2nH或0.3nH时，虽然频率响应降低但仍然远高于调制器芯片原先的本征带宽22GHz。虽然带宽较0.1nH的第一电感18带宽有降低，但频率响应平坦度有明显改善，这对高速调制信号的质量同样十分重要，因此可以通过调整第一电感18的值来同时提高带宽并改善频率响应的平坦度。当加入电容17和第一电感18后，第二电感16的值对带宽的影响敏感度显著降低，但同样可以通过调整第二电感16的值对带宽的平坦度进行一定程度的改善。图9是当电容17为0.1pF，第一电感18为0.1nH时不同第二电感值(0.25nH、0.5nH和0.75nH)时的响应曲线。可以看到3dB带宽的变化小于1GHz，但对响应曲线的平坦度有较大影响。图10是当第一电感值为0.1nH，第二电感值为0.5nH，不同电容值(0.1pF、0.15pF和0.2pF)下的响应曲线。随着电容值的增大，带宽有一定降低，但仍然大于50GHz，足以满足50Gb/s信号的调制要求。因此通过电容17、第二电感16与第一电感18的结合将不仅可以大大提升调制器芯片组件的3dB带宽，而且可以调整信号响应的平坦度，改善产生的高速光信号的质量。该技术同样可以应用于100Gb/s高速光信号的调制。图11是针对一个本征带宽为32.6GHz(对应结电容0.1pF，寄生电容0.1pF)的调制器在加入0.1pF的电容17、0.08nH的第一电感18和0.25nH的第二电感16前后的信号响应曲线。可以看到3dB带宽从32.6GHz提升到了76.2GHz，可以满足100Gb/s的高速光调制器对带宽的要求。

在实施例1中，第二电感16和第一电感18是用薄膜工艺制成的，与电容17位于同一个基片2上；调制器芯片1a与第二电感16及第一电感18分别通过第一金线9和第二金线8相连。由于用于芯片连接的金线的直径一般为25微米左右，本身会产生自感应电感，因此实施例1中的第二电感16和第一电感18可以用金线替代，形成本实用新型的实施例2和实施例3。

实施例2

如图12所示，原先与电容17位于同一个基片2上的第一电感18被一定长度的第一金线91取代；第一金线91不仅提供了信号线3b与调制器芯片1a的连接，而且充当了第一电感18的作用。与实施例1相比，实施例2用金线取代第一电感18，不仅能够降低成本，而且由于金线的长度可以在芯片封装时进行调整，电感值也随之变化，因此不同长度的金线将能够起到可调电感的作用。由于不同供应商的调制器芯片的参数有所不同，通过改变第一金线91的长度来调整电感值将大大方便针对不同的调制器芯片调整谐振特性以得到最佳的响应性能。在考虑寄生效应的前提下，第一金线91的尺寸可以根据调制器芯片的性能调整以得到最佳的接收带宽和响应曲线。

实施例3

更进一步，如图13所示，原先与电容17位于同一个基片2上的第一电感18被一定长度的第一金线92取代，第二电感16被第二金线82取代。第一金线92不仅提供了信号线3b与调制器芯片1a的连接，而且充当了第一电感18的作用，第二金线82则充当了第二电感16的作用。与实施例1相比，实施例3用两根不同长度的第一金线92和第二金线82取代第一电感18和第二电感16，不仅能够进一步降低成本，而且由于金线的长度可以在芯片封装时进行调整，电感值也随之变化，因此不同长度的金线将能够起到可调电感的作用。在考虑寄生效应的前提下，第一金线92和第二金线82的尺寸可以根据调制器芯片的性能调整以得到最佳的接收带宽和响应曲线。

在上述实施例中，电容17位于信号线3b和地线3c之间，但也可以位于信号线3b和3a中，或其他接地的电极或传输线。地线3a和3c可以只有一根。

显然，本领域的技术人员可以对本实用新型进行各种改动和变形，而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改属于本实用新型权利要求及其同等技术的范围之内，则本实用新型也意图包含这些改动和变形在内。

Claims (10)

1.一种用于高速率光信号产生的调制器芯片组件，其特征在于，包括：

一调制器芯片；

至少一根信号传输线，用于实现与外部电路的连接，将外部高速电信号与所述调制器芯片连接；

至少一根地线；

一电容，位于所述信号传输线与所述地线之间；所述电容的一端与所述信号传输线连接，另一端与所述地线连接；所述电容与所述调制器芯片并联；

一电阻，位于所述调制器芯片和接地电极之间，所述电阻与所述调制器芯片串联，用于与外部射频驱动器的阻抗匹配；以及

至少两段金线，第一金线连接所述调制器芯片与所述信号传输线及所述电容，第二金线连接所述调制器芯片与所述电阻；

所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述信号传输线连接所述电容；所述第一电感位于所述调制器芯片与所述电容之间；所述第一电感与所述调制器芯片串联。

2.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第一电感的电感值在0.01nH到1nH之间。

3.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第一电感的电感值在0.05nH到1nH之间。

4.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第二金线的长度为L2，0.1毫米＜L2≤1毫米。

5.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第二金线的长度L2≤0.1毫米；还包括一第二电感，第二电感的一端连接所述第二金线，第二电感的另一端连接所述电阻；所述第二电感位于所述调制器芯片与所述电阻之间；所述第二电感与所述探测器芯片串联。

6.根据权利要求5所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第二电感的电感值在0.05nH到1nH之间。

7.根据权利要求5所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第二电感的电感值在0.1nH到1nH之间。

8.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述调制器芯片为电吸收调制激光器。

9.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米，所述第一金线产生的自感应电感在0.01nH到1nH之间；和/或所述第二金线的长度为L2，0.1毫米＜L2≤1毫米，所述第二金线产生的自感应电感在0.05nH到1nH之间。

10.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述电容的电容值在0.01pF到0.6pF之间。

Images