CN216313095U - 一种数模混合的无线传输收发装置 - Google Patents

Abstract

本实用新型实施例公开了一种数模混合的无线传输收发装置，通过对一路数字信号进行DA转换，然后与语音模拟信号相加转变成合路信号进行传输。可在100Hz‑5kHz的频率范围内对模拟信号进行传输，且解调后的波形无明显失真。对于数字信号，完全可以实现数字键入、显示、停止、清零的功能。载波频率在20‑30MHz可调，并且信道带宽满足不大于25kHz的要求。

Description

一种数模混合的无线传输收发装置

技术领域

本实用新型实施例涉及无线通信技术领域，具体涉及一种数模混合的无线传输收发装置。

背景技术

现有无线传输设备中，如：(1)语音无线电广播通信系统：单路低频音频信号经放大后，首先进行调制后变成一个高频已调波，然后可通过变频，达到所需的发射频率，经高频功率放大后，由天线发射出去，接收设备由天线接收来的信号，经放大后，再经过混频器，变成一中频己调波，然后检波，恢复出原来的信息，经低频功放放大后，驱动扬声器；(2)双路语音同传的无线收发系统：两路语音信号输入至发送装置，对两路信号进行合并为一个合路信号，将合路信号进行FM调制并发送，接收装置对FM信号进行接收，解调后得到合路信号，然后对合路信号进行分离，得到两路语音信号。

现有的无线传输装置，大部分都是对单路，或两路模拟语音信号进行无线收发处理，无法实现对数字信号和语音模拟信号两路信号的传输收发处理。

实用新型内容

为此，本实用新型实施例提供一种数模混合的无线传输收发装置，可实现对数字信号和语音模拟信号两路信号的传输收发处理。

为了实现上述目的，本实用新型实施例提供如下技术方案：一种数模混合的无线传输收发装置，所述装置包括发送端和接收端；

所述发送端包括依次连接的第一FPGA、DAC模块、加法器、第一乘法器、功放以及第一天线，所述第一FPGA连接有输入设备用于数字量输入，通过第一FPGA对输入数字信号进行FSK调制，并通过DAC模块将数字信号转换为模拟信号，通过将所述模拟信号与输入的语音模拟信号一并输入至加法器进行相加生成合路信号，所述第一乘法器连接有第一本振源，通过第一乘法器将合路信号与第一本振源提供的预设频率范围的载波进行混频完成合路信号的线性调制，并经功放放大后通过第一天线传输至接收端；

所述接收端包括依次连接的第二天线、第二乘法器、信号分离装置、ADC模块以及第二FPGA，所述第一天线与第二天线无线连接，所述第二乘法器连接有第二本振源，通过第二乘法器和预设频率范围的第二本振源对接收到的合路信号进行相干解调，并通过信号分离装置对解调信号进行分离还原出两路信号，并将还原后的原数字信号的模拟量通过ADC模块转换为数字量，第二FPGA连接有显示设备用于数字量输出显示。

进一步地，所述接收端还包括低噪放，所述低噪放连接在所述第二天线和第二乘法器之间，通过低噪放对接收到的信号进行放大。

进一步地，所述接收端还包括可控增益放大器，所述可控增益放大器连接在所述低噪放和第二乘法器之间。

进一步地，所述接收端还包括截止频率为40KHz的第一低通滤波器，所述第一低通滤波器连接在所述第二乘法器与信号分离装置之间，通过第一低通滤波器去除信号高频干扰。

进一步地，所述信号分离装置包括截止频率为10KHz的第二低通滤波器和截止频率为40KHz高通滤波器，通过第二低通滤波器和高通滤波器分别还原出两路信号，所述高通滤波器连接ADC模块，将高通滤波器还原出的原数字信号的模拟量通过ADC模块转换为数字信号。

进一步地，所述第二低通滤波器包括OP1177型放大器以及由两个二阶低通滤波器级联而成的四阶切比雪夫低通滤波器，所述高通滤波器包括由两个高通滤波器级联而成的三阶切比雪夫高通滤波器。

进一步地，所述第一FPGA和第二FPGA的型号为ZYNQ XC7Z020，所述第一乘法器和第二乘法器的型号为AD835，所述第一本振源和第二本振源的频率范围为20～30MHz。

进一步地，所述加法器的内置芯片型号为VCA810，所述功放为OPA847型射频放大器。

进一步地，所述低噪放的型号为SBB5089。

进一步地，所述可控增益放大器的型号为AD603。

本实用新型实施例具有如下优点：

本实用新型实施例提出的一种数模混合的无线传输收发装置，通过对一路数字信号进行DA转换，然后与语音模拟信号相加转变成合路信号进行传输。可在100Hz-5kHz的频率范围内对模拟信号进行传输，且解调后的波形无明显失真。对于数字信号，完全可以实现数字键入、显示、停止、清零的功能。载波频率在20-30MHz可调，并且信道带宽满足不大于25kHz的要求。

附图说明

为了更清楚地说明本实用新型的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。

本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。

图1为本实用新型实施例1提供的一种数模混合的无线传输收发装置中发送端的结构示意图；

图2为本实用新型实施例1提供的一种数模混合的无线传输收发装置中接收端的结构示意图。

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1

本实施例提出了一种数模混合的无线传输收发装置，所述装置包括发送端和接收端。

如图1所示，发送端包括依次连接的第一FPGA、DAC模块、加法器、第一乘法器、功放以及第一天线，第一FPGA连接有输入设备用于数字量输入，通过第一FPGA对输入数字信号进行FSK调制，并通过DAC模块将数字信号转换为模拟信号，通过将模拟信号与输入的语音模拟信号一并输入至加法器进行相加生成合路信号，第一乘法器连接有第一本振源，通过第一乘法器将合路信号与第一本振源提供的预设频率范围的载波进行混频完成合路信号的线性调制，并经功放放大后通过第一天线传输至接收端。

利用频分复用的思想，通过FPGA将数字信号转为模拟信号，另一路语音信号不进行频谱搬移，再将两路信号使用加法器进行相加，两路信号在各自的频段内互不干扰，独立进行数据传输。

具体的，在液晶屏上键入一组由4个0-9构成的数字，进行存储并显示，通过调用FPGA内部IP核，编程实现FSK过程，生成18k～20kHz的模拟信号，将它与语音模拟信号输入加法器进行相加放大，实现频分复用。由于语音信号频率范围在100Hz～5KHz(可在适当范围内扩展)，二者在频谱上互不重叠，完全可以实现。加法器的内置芯片型号为VCA810，它是一个具有高增益调整范围的宽带放大器，能将电压稳定在一定的范围内。

并且采用线性调制的方法，采用模拟乘法器与载波频率为20～30MHz的本振源完成对合路信号的调制，具体选用AD835乘法器把数字-模拟合路信号加到频率范围为20～30MHz的载波上进行混频，通过调制使信号带宽不大于25KHz，并将调制后的信号通过射频放大器OPA847发送出去。上述过程中频率范围为20～30MHz的本振信号可以通过调节FPGA振荡器外部电压来实现变化。

如图2所示，接收端包括依次连接的第二天线、第二乘法器、信号分离装置、ADC模块以及第二FPGA，第一天线与第二天线无线连接，第二乘法器连接有第二本振源，通过第二乘法器和预设频率范围的第二本振源对接收到的合路信号进行相干解调，并通过信号分离装置对解调信号进行分离还原出两路信号，并将还原后的原数字信号的模拟量通过ADC模块转换为数字量，第二FPGA连接有显示设备用于数字量输出显示。

本实施例中，接收端还包括低噪放，低噪放连接在第二天线和第二乘法器之间，通过低噪放对接收到的信号进行放大。本实施例中，接收端还包括可控增益放大器，可控增益放大器连接在低噪放和第二乘法器之间。本实施例中，接收端还包括截止频率为40KHz的第一低通滤波器，第一低通滤波器连接在第二乘法器与信号分离装置之间，通过第一低通滤波器去除信号高频干扰。

解调过程需要选用与调制载波同步的相干载波，再经模拟乘法器和本振源，解调得到调制波。此方法电路简单，波形无明显失真，满足设计要求。

天线接收到发送端的信号后，先让其通过一个低噪放SBB5089，它主要工作在带宽50M～6GHz，增益为20dB,具有高带宽、低噪声的优点，能够很好地实现小信号放大。接着通过AD603做进一步可控增益放大，它优点是宽频带、增益为线性且性能稳定。再通过一个乘法器和频率范围为20-30MHz的载波实现相干解调，乘法器选用AD835，其优点是低功耗大宽带，此时两路信号已被频谱搬移回100Hz～5KHz和18～20KHz。

本实施例中，信号分离装置包括截止频率为10KHz的第二低通滤波器和截止频率为40KHz高通滤波器，通过第二低通滤波器和高通滤波器分别还原出两路信号，高通滤波器连接ADC模块，将高通滤波器还原出的原数字信号的模拟量通过ADC模块转换为数字信号。

信号分离：采用模拟电路分离。将解调后信号的频带分隔开，一路采用低通滤波器将语音模拟信号分离出来，另一路采用高通滤波器使两路信号的还原互不干扰，并且将该路模拟信号采用AD转换直接转为数字信号。将目标模拟量转为二进制离散数字量输出，并将还原出来的离散电压值显示在数码管上。该方法图像显示直观，且程控转换高速，大大降低了电路功耗。避免了混叠的情况发生，而且不用大规模采样，大大减少了工作量，也不会出现由于”数据丢失”而出现的失真问题。同时，分离出的数字电路通过液晶屏显示，直观，可触摸，相比于数码管实现功耗低。

本实施例中，fs＝40KHz的第二低通滤波器包括OP1177型放大器以及由两个二阶低通滤波器级联而成的四阶切比雪夫低通滤波器，其通带在11kHz，通带衰减0.2db。

40KHz高通滤波器则由于两信号频段本身相隔较远，因此无需再用乘法器对两信号的频带做分隔处理，高通滤波器包括由两个高通滤波器级联而成的15kHz的三阶切比雪夫高通滤波器。

本实施例中，第一FPGA和第二FPGA的型号为ZYNQ XC7Z020。Zynq-XC7Z020是第一种基于28nm工艺流程SoC平台，具有软硬件、IO可编程可扩展处理平台(EPP)，芯片内包含ps(集成两个ARM处理器)和pL(FPGA)两大部分，双核ARM处理器做嵌入式操作，FPGA配合Vivado设计套件做可编程开发设计，还包括片上存储器、外部存储器接口以及大量外设连接接口。利用ARM处理器的串行执行+FPGA的并行执行以及外部接口的交互，实现大数据处理、人工智能等复杂高性能算法处理。

第一乘法器和第二乘法器的型号为AD835，AD835为高性能四象限乘法器，工作频率为DC-500MHz，电路+5V供电，具有较高线性度和极低失真特性。

控制部分详细设计过程如下：

1、PS端通过AXI-BRAM的通信方式将2FSK调制后的2400*16bits数据给PL端。

流程：

PS端通过AXI-LITE配置1个读AXI-BRAM的长度寄存器rd_bram_len和1个允许PL端读AXI-BRAM的rd_bram_enable寄存器，先写0再写1给PL端，PL端触发rd_bram_enable寄存器的上升沿，再循环读取rd_bram_len长度的AXI-BRAM数据，通过DAC8563输出成模拟信号。

如果PS端更新4个键控数据，则重复以上流程。

2、PL端通过AXI-BRAM的通信方式将ADC数据连续地传输给PS端。

流程：

PS端通过AXI-LITE配置1个bram_start寄存器给PL，先写0再写1表示启动ADC数据采集，之后PL端会清零AXI-BRAM数据，同时实时采集ADS8688的16bits有符号数据，ADC采样频率＝100Khz，PL端先将采集的16bits ADC数据缓存到16KB的FIFO中，同时将FIFO中的数据缓存到指定的AXI-BRAM中，当AXI-BRAM写够PS端通过AXI-LITE配置的长度寄存器bram_len长度时，PL端会通过AXI-LITE输出1个AXI-BRAM写满的状态寄存器bram_wr_addr_over给PS端。PS端会定时查询该状态寄存器bram_wr_addr_over，当状态寄存器bram_wr_addr_over＝bram_len-32’d4时，表示PL端已经写满AXI-BRAM，之后PS端会读取AXI-BRAM内的数据进行2FSK解码(解码采用非相干解调)，解调出4*4bits的键控数据，并将该值显示在4端数码管中。当PS端在读取AXI-BRAM的数据时，其实PL端还在连续地采集ADC数据，只是将ADC值缓存在FIFO中，这也是我们将FIFO开这么大的原因。

PS端每次读完AXI-BRAM中的bram_len个数据时会通过AXI-LITE重新配置1次bram_start寄存器先写0再写1给PL，PL端检测到该寄存器的上升沿表示PS端允许更新AXI-BRAM数据，PL端可以再次将ADS8688的数据缓存进AXI-BRAM，重复上述步骤，可实现连续采集ADC数据。

虽然，上文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。

Claims (10)

1.一种数模混合的无线传输收发装置，其特征在于，所述装置包括发送端和接收端；

所述发送端包括依次连接的第一FPGA、DAC模块、加法器、第一乘法器、功放以及第一天线，所述第一FPGA连接有输入设备用于数字量输入，通过第一FPGA对输入数字信号进行FSK调制，并通过DAC模块将数字信号转换为模拟信号，通过将所述模拟信号与输入的语音模拟信号一并输入至加法器进行相加生成合路信号，所述第一乘法器连接有第一本振源，通过第一乘法器将合路信号与第一本振源提供的预设频率范围的载波进行混频完成合路信号的线性调制，并经功放放大后通过第一天线传输至接收端；

所述接收端包括依次连接的第二天线、第二乘法器、信号分离装置、ADC模块以及第二FPGA，所述第一天线与第二天线无线连接，所述第二乘法器连接有第二本振源，通过第二乘法器和预设频率范围的第二本振源对接收到的合路信号进行相干解调，并通过信号分离装置对解调信号进行分离还原出两路信号，并将还原后的原数字信号的模拟量通过ADC模块转换为数字量，第二FPGA连接有显示设备用于数字量输出显示。

2.根据权利要求1所述的一种数模混合的无线传输收发装置，其特征在于，所述接收端还包括低噪放，所述低噪放连接在所述第二天线和第二乘法器之间，通过低噪放对接收到的信号进行放大。

3.根据权利要求2所述的一种数模混合的无线传输收发装置，其特征在于，所述接收端还包括可控增益放大器，所述可控增益放大器连接在所述低噪放和第二乘法器之间。

4.根据权利要求1所述的一种数模混合的无线传输收发装置，其特征在于，所述接收端还包括截止频率为40KHz的第一低通滤波器，所述第一低通滤波器连接在所述第二乘法器与信号分离装置之间，通过第一低通滤波器去除信号高频干扰。

5.根据权利要求1所述的一种数模混合的无线传输收发装置，其特征在于，所述信号分离装置包括截止频率为10KHz的第二低通滤波器和截止频率为40KHz高通滤波器，通过第二低通滤波器和高通滤波器分别还原出两路信号，所述高通滤波器连接ADC模块，将高通滤波器还原出的原数字信号的模拟量通过ADC模块转换为数字信号。

6.根据权利要求5所述的一种数模混合的无线传输收发装置，其特征在于，所述第二低通滤波器包括OP1177型放大器以及由两个二阶低通滤波器级联而成的四阶切比雪夫低通滤波器，所述高通滤波器包括由两个高通滤波器级联而成的三阶切比雪夫高通滤波器。

7.根据权利要求1所述的一种数模混合的无线传输收发装置，其特征在于，所述第一FPGA和第二FPGA的型号为ZYNQ XC7Z020，所述第一乘法器和第二乘法器的型号为AD835，所述第一本振源和第二本振源的频率范围为20～30MHz。

8.根据权利要求1所述的一种数模混合的无线传输收发装置，其特征在于，所述加法器的内置芯片型号为VCA810，所述功放为OPA847型射频放大器。

9.根据权利要求2所述的一种数模混合的无线传输收发装置，其特征在于，所述低噪放的型号为SBB5089。

10.根据权利要求3所述的一种数模混合的无线传输收发装置，其特征在于，所述可控增益放大器的型号为AD603。

Images