CN216290673U - 功率因素校正电路 - Google Patents

Abstract

提供了一种功率因素校正电路，包括输入整流滤波电路、输出恒压控制电路、功率传输电路、以及输出整流滤波电路，其中：输入整流滤波电路的第一端子连接到功率传输电路的第一端子和输出整流滤波电路的第一端子、第二端子连接到输出恒压控制电路的第一端子和输出整流滤波电路的第二端子；输出恒压控制电路的第二端子连接到功率传输电路的第二端子和输出整流滤波电路的第三端子、第三端子连接到输出整流滤波电路的第四端子；输出恒压控制电路包括恒压开关控制芯片，恒压开关控制芯片包括内置MOS管。

Description

功率因素校正电路

技术领域

本实用新型涉及电路领域，尤其涉及一种功率因素校正电路。

背景技术

目前，功率因素校正(PFC)电路普遍采用外置MOS管架构。图2示出了采用外置MOS管架构的功率因素校正电路的电路图。从图2可以看出，在用于控制外置MOS管的导通与关断的控制芯片的芯片供电电压由其外部的外围电路提供时，需要额外的退磁检测绕组来感测功率电感的退磁情况并将表征功率电感的退磁情况的退磁检测信号提供给控制芯片的退磁检测引脚(即，ZCD脚)。由于退磁检测绕组和外置MOS管的使用，使得图2所示的功率因素校正电路的控制芯片的外围电路成本偏高。

实用新型内容

鉴于上述问题，本实用新型提供了一种功率因素校正电路。

根据本实用新型实施例的功率因素校正电路，包括输入整流滤波电路、输出恒压控制电路、功率传输电路、以及输出整流滤波电路，其中：输入整流滤波电路的第一端子连接到功率传输电路的第一端子和输出整流滤波电路的第一端子、第二端子连接到输出恒压控制电路的第一端子和输出整流滤波电路的第二端子；输出恒压控制电路的第二端子连接到功率传输电路的第二端子和输出整流滤波电路的第三端子、第三端子连接到输出整流滤波电路的第四端子；输出恒压控制电路包括恒压开关控制芯片，恒压开关控制芯片包括内置MOS管。

与图2所示的功率因素校正电路相比，根据本实用新型实施例的功率因素校正电路将MOS管集成到了恒压开关控制芯片内部，无需用于感测功率传输电路(例如，功率电感)的功率传输情况的功率传输检测电路(例如，退磁检测绕组)。由于省去了外置MOS管和退磁检测绕组，根据本实用新型实施例的功率因素校正电路的恒压开关控制芯片的外围电路成本较低。

附图说明

从下面结合附图对本实用新型的具体实施方式的描述中可以更好地理解本实用新型，其中：

图1示出了根据本实用新型实施例的功率因素校正电路的电路图；

图2示出了采用外置MOS管架构的功率因素校正电路的电路图。

具体实施方式

下面将详细描述本实用新型的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本实用新型的全面理解。但是，对于本领域技术人员来说很明显的是，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型的更好的理解。本实用新型决不限于下面所提出的任何具体配置，而是在不脱离本实用新型的精神的前提下覆盖了元素和部件的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本实用新型造成不必要的模糊。另外，需要说明的是，这里使用的用语“A与B连接”可以表示“A与B直接连接”也可以表示“A与B经由一个或多个其他元件间接连接”。

鉴于采用外置MOS管架构的功率因素校正电路的上述缺点，提供了根据本实用新型实施例的功率因素校正电路。

图1示出了根据本实用新型实施例的功率因素校正电路的电路图。如图1所示，根据本实用新型实施例的功率因素校正电路包括输入整流滤波电路102、输出恒压控制电路104、功率传输电路106、以及输出整流滤波电路108，其中：

输入整流滤波电路102的第一端子连接到功率传输电路106的第一端子和输出整流滤波电路108的第一端子、第二端子连接到输出恒压控制电路104的第一端子和输出整流滤波电路108的第二端子；

输出恒压控制电路104的第一端子连接到输入整流滤波电路102的第二端子和输出整流滤波电路108的第二端子、第二端子连接到功率传输电路106的第二端子和输出整流滤波电路108的第三端子、第三端子连接到输出整流滤波电路108的第四端子；功率传输电路106的第一端子连接到输入整流滤波电路102的第一端子和输出整流滤波电路108的第一端子、第二端子连接到输出恒压控制电路104的第二端子和输出整流滤波电路108的第三端子；并且

输出整流滤波电路108的第一端子连接到输入整流滤波电路102的第一端子和功率传输电路106的第一端子、第二端子连接到输入整流滤波电路102的第二端子和输出恒压控制电路104的第一端子、第三端子连接到功率传输电路106的第二端子和输出恒压控制电路104的第二端子、第四端子连接到输出恒压控制电路104的第三端子。

如图1所示，在根据本实用新型实施例的功率因素校正电路中，输出恒压控制电路104包括恒压开关控制芯片U1，恒压开关控制芯片U1包括内置MOS管(图中未示出)。

与图2所示的功率因素校正电路相比，根据本实用新型实施例的功率因素校正电路将MOS管集成到了恒压开关控制芯片内部，无需用于感测功率传输电路(例如，功率电感)的功率传输情况的功率传输检测电路(例如，退磁检测绕组)。由于省去了外置MOS管和退磁检测绕组，根据本实用新型实施例的功率因素校正电路的恒压开关控制芯片的外围电路成本较低。

如图1所示，在一些实施例中，输入整流滤波电路102包括保险丝F1、整流桥(包括整流二极管D1、D2、D3、D4)、以及滤波电容C1。这里，输入整流滤波电路102的交流(AC)输入可以为普通交流电输入。

如图1所示，在一些实施例中，输出恒压控制电路104包括恒压开关控制芯片U1，其中，恒压开关控制芯片U1包括芯片供电输入脚(即，VDD脚)、内部MOS管漏极脚(即，DRAIN脚)、输出电流设定脚(即，CS脚)、输出电压设定脚(即，INV脚)、环路补偿设定脚(即，COMP脚)、以及芯片基准地脚(即，GND脚)。

如图1所示，在一些实施例中，输出恒压控制电路104还包括输出电流设置电阻R5，其中，恒压开关控制芯片U1的输出电流设定脚(即，CS脚)经由输出电路设置电阻R5接地。

如图1所示，在一些实施例中，输出恒压控制电路104还包括输出恒压设置网络，该输出恒压设置网络包括R1、R2、R3、C4，其中，该输出恒压设置网络的第一端子连接到输出恒压控制电路104的第三端子、第二端子连接到恒压开关控制芯片U1的输出电压设定脚(即，INV脚)、第三端子连接到输出恒压控制电路104的第一端子。

如图1所示，在一些实施例中，输出恒压控制电路104还包括环路补偿网络，该环路补偿网络包括R4、C5、C6，其中，该环路补偿网络的第一端子连接到恒压开关控制芯片U1的环路补偿设定脚(即，COMP脚)、第二端子连接到输出恒压控制电路104的第一端子。

如图1所示，在一些实施例中，输出恒压控制电路104还包括芯片供电电容C3，该芯片供电电容的第一端子连接到恒压开关控制芯片U1的芯片供电输入脚、第二端子连接到恒压控制电路104的第一端子。

如图1所示，在一些实施例中，功率传输电路106包括功率电感L1。

如图1所示，在一些实施例中，输出整流滤波电路108包括防浪涌二极管D5、输出整流二极管D6、以及滤波电容C2。

根据本实用新型实施例的功率因素校正电路的工作过程可以分成以下阶段：

第一阶段：AC输入电压经过整流滤波产生直流输入电压VIN；直流输入电压VIN通过防浪涌二极管D5给输出电容C2充电，回路D5→C2可以抑制AC输入电压的尖峰电压；当恒压开关控制芯片U1的芯片供电输入脚(即，VDD脚)处的芯片供电电压VDD达到恒压开关控制芯片U1的启动电压时，恒压开关控制芯片U1开始工作。这里，恒压开关控制芯片U1的芯片供电电压VDD可以是恒压开关控制芯片U1的外围电路提供的外部直流电压。

第二阶段：恒压开关控制芯片U1控制其内部的MOS管导通；直流输入电压VIN通过回路C1→L1→DRAIN(即，恒压开关控制芯片U1的内部MOS管漏极脚)→CS(即，恒压开关控制芯片U1的输出电流设定脚)→R5→GND(即，恒压开关控制芯片U1的基准地脚)→C1给功率电感L1储能；恒压开关控制芯片U1基于其INV脚处的电压值调节其COMP脚处的电压值，并基于其COMP脚连接的环路补偿网络的响应控制其CS脚连接的输出电流设置电阻R5两端的电压值，从而控制功率电感L1的储能；恒压开关控制芯片U1通过调节其COMP脚处的电压值来实现功率因素校正电路的宽电压输入；当AC输入电压恒定时，在直流输入电压VIN的每个周期内，恒压开关控制芯片U1控制其COMP处的电压值保持恒定，使得恒压开关控制芯片U1在“第二阶段”的工作时间在直流输入电压VIN的每个周期内保持恒定，进而使得输出电流设置电阻R5两端的电压值随着直流输入电压VIN的正弦变化而呈正弦变化，实现功率因素校正功能。

第三阶段：功率电感L1存储的能量通过回路L1→D6→C2→C1→L1释放到输出电容C2；恒压开关控制芯片U1通过其内部检测电路检测到功率电感L1存储的能量释放结束后，重新开始第二阶段的工作。第二阶段和第三阶段的工作循环进行，以确保恒压开关控制芯片U1的INV脚处的电压值维持在内部设定的阈值，从而保持输出电容C2两端的输出电压恒定；在此期间，随着输入直流电压VIN或者输出负载电流的改变，恒压开关控制芯片U1会通过其INV脚采样输出电压，基于采样的输出电压控制其COMP脚处的电压值改变，并结合COMP脚连接的环路补偿网络的响应调节CS脚连接的输出电流设置电阻R5两端的电压值，从而动态调节功率因素校正电路的工作状态，确保输出电容C2两端的输出电压保持恒定。同时，恒压开关控制芯片U1还限制输出电流设置电阻R5两端的电压值的上限阈值，限制功率因素校正电路输出的最大功率，防止功率因素校正电路的过功率损坏。

第四阶段：当恒压开关控制芯片U1的VDD脚处的芯片供电电压VDD降低、AC输入电压关断导致直流输入电压VIN下降、或者恒压开关控制芯片U1触发内部供电的强制关断时，恒压开关控制芯片U1的内部供电电压随之降低；当恒压开关控制芯片U1的内部供电电压低于其最低工作电压阈值时，恒压开关控制芯片U1停止工作；当恒压开关控制芯片U1的VDD脚处的芯片供电电压VDD升高、AC输入电压再次接通、或者保护复位解除时，恒压开关控制芯片U1重新返回第一阶段并循环进行第一阶段到第四阶段的工作。

本实用新型可以以其他的具体形式实现，而不脱离其精神和本质特征。当前的实施例在所有方面都被看作是示例性的而非限定性的，本实用新型的范围由所附权利要求而非上述描述定义，并且落入权利要求的含义和等同物的范围内的全部改变都被包括在本实用新型的范围中。

Claims (9)

1.一种功率因素校正电路，其特征在于，包括输入整流滤波电路、输出恒压控制电路、功率传输电路、以及输出整流滤波电路，其中：

所述输入整流滤波电路的第一端子连接到所述功率传输电路的第一端子和所述输出整流滤波电路的第一端子、第二端子连接到所述输出恒压控制电路的第一端子和所述输出整流滤波电路的第二端子；

所述输出恒压控制电路的第二端子连接到所述功率传输电路的第二端子和所述输出整流滤波电路的第三端子、第三端子连接到所述输出整流滤波电路的第四端子；

所述输出恒压控制电路包括恒压开关控制芯片，所述恒压开关控制芯片包括内置MOS管。

2.根据权利要求1所述的功率因素校正电路，其特征在于，所述恒压开关控制芯片包括芯片供电输入脚、内部MOS管漏极脚、输出电流设定脚、输出电压设定脚、环路补偿设定脚、以及芯片基准地脚。

3.根据权利要求2所述的功率因素校正电路，其特征在于，所述输出恒压控制电路还包括输出电流设置电阻，所述恒压开关控制芯片的输出电流设定脚经由所述输出电路设置电阻接地。

4.根据权利要求2所述的功率因素校正电路，其特征在于，所述输出恒压控制电路还包括输出恒压设置网络，所述输出恒压设置网络的第一端子连接到所述输出恒压控制电路的第三端子、第二端子连接到所述恒压开关控制芯片的输出电压设定脚、第三端子连接到所述输出恒压控制电路的第一端子。

5.根据权利要求2所述的功率因素校正电路，其特征在于，所述输出恒压控制电路还包括环路补偿网络，所述环路补偿网络的第一端子连接到所述恒压开关控制芯片的环路补偿设定脚、第二端子连接到所述输出恒压控制电路的第一端子。

6.根据权利要求2所述的功率因素校正电路，其特征在于，所述输出恒压控制电路还包括芯片供电电容，所述芯片供电电容的第一端子连接到所述恒压开关控制芯片的芯片供电输入脚、第二端子连接到所述恒压控制电路的第一端子。

7.根据权利要求1所述的功率因素校正电路，其特征在于，所述功率传输电路包括功率电感。

8.根据权利要求1所述的功率因素校正电路，其特征在于，所述输出整流滤波电路包括防浪涌二极管、输出整流二极管、以及滤波电容。

9.根据权利要求1所述的功率因素校正电路，其特征在于，所述输入整流滤波电路包括保险丝、整流桥、以及滤波电容。

Images