CN216118543U - 电压调节电路 - Google Patents
电压调节电路 Download PDFInfo
- Publication number
- CN216118543U CN216118543U CN202122827687.4U CN202122827687U CN216118543U CN 216118543 U CN216118543 U CN 216118543U CN 202122827687 U CN202122827687 U CN 202122827687U CN 216118543 U CN216118543 U CN 216118543U
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- sampling
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型公开了一种电压调节电路,所述电压调节电路包括:电源芯片模块,用于向FPGA芯片提供工作电压;采样模块,与电源芯片模块及FPGA芯片均连接,用于实时采集FPGA芯片的内核工作电流,并根据内核工作电流生成采样电压;控制模块,与采样模块及电源芯片模块均连接,被配置为:获取采样电压;将采样电压与预设内核电压阈值范围进行比较,并在采样电压超出预设内核电压阈值范围时生成电压调节信号;根据电压调节信号调节电源芯片模块输出预设内核工作电压,满足FPGA芯片的内核电压工作需求。相较于DC‑DC供电,该闭环调节电路设计简单,具有较小的制造成本和PCB板占比面积更小,并且同样适用于其他电流检测电路。
Description
技术领域
本实用新型涉及电路设计领域,尤其涉及一种电压调节电路。
背景技术
目前,现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)应用已成热门方向,尤其是在图像处理、信号采集、通信等领域应用非常广泛。随着人工智能和AI技术的发展,FPGA芯片的应用会越来越广泛。FPGA所需要的供电电压种类比较多,包括内核工作电压、内核RAM电压、辅助电压、和IO口电压等等。随着FPGA工作速度越来越高,对于电流要求越来越高,同时对电压的稳定性也要求更高。
FPGA芯片的内核工作电压对应的工作电流一般为1A-10A,较大的工作电流易导致内核工作电压无法稳定在FPGA芯片的正常工作电压范围内,导致FPGA芯片工作异常,从而诱发如偶发通信失败、图像卡死等问题。传统的FPGA芯片内核供电模式采用一路大电流的DC-DC电源供电,但此种方式成本较高,且DC-DC电路占据PCB板的面积较大。
实用新型内容
基于此,有必要针对上述背景技术中的问题,提供一种电压调节电路,该闭环调节电路结构简单,制作成本低,占据PCB板的面积更小,实时动态调节输出电压,使其处于FPGA芯片的正常内核工作电压范围内。
为解决上述技术问题,本申请提出一种电压调节电路,包括:
电源芯片模块,用于向FPGA芯片提供工作电压;
采样模块,与电源芯片模块及所述FPGA芯片均连接,用于实时采集所述FPGA芯片的内核工作电流,并根据所述内核工作电流生成采样电压;
控制模块,与所述采样模块及所述电源芯片模块均连接,被配置为:
获取所述采样电压;
将所述采样电压与预设内核电压阈值范围进行比较,并在所述采样电压超出所述预设内核电压阈值范围时生成电压调节信号;
根据所述电压调节信号调节所述电源芯片模块输出预设内核工作电压。
于上述实施例中提供的电压调节电路中,通过在FPGA芯片外部设计闭环调节电路,其中包括电源芯片模块、采样模块以及控制模块,电源芯片模块向FPGA芯片提供工作电压;与FPGA芯片及电源芯片模块电连接的采样模块,实时采集内核工作电流以生成采样电压;控制模块将接收的采样电压与FPGA芯片的预设内核电压阈值范围进行比较,并在采样电压超出预设内核电压阈值范围时生成调节信号,从而调节电源芯片模块输出位于预设内核电压阈值范围内的预设内核工作电压,满足FPGA芯片的内核电压工作需求。相较于DC-DC供电,该闭环调节电路设计简单,具有较小的制造成本和PCB板占比面积更小,并且同样适用于其他电流检测电路。
在其中一个实施例中,所述控制模块包括:
第一模数转换单元,与所述采样模块的第一端及所述采样模块的第二端均连接,用于将接收的所述内核工作电流转换成电流数字信号。
在其中一个实施例中,所述控制模块还包括:
第二模数转换单元,与所述FPGA芯片连接,用于将所述FPGA芯片的内核工作电压转换成电压数字信号。
在其中一个实施例中,所述第一模数转换单元及所述第二模数转换单元均包括模数转换器。
在其中一个实施例中,所述控制模块还包括:
存储单元,与所述第一模数转换单元及所述第二模数转换单元均连接,用于存储所述电流数字信号及所述电压数字信号;实时存储记录电流数字信号和电压数字信号,用于出现异常问题的分析数据,便于后期工程师快速定位异常问题和解决问题。
在其中一个实施例中,所述控制模块还包括:
数模转换单元,与所述电源芯片模块的输入端连接。
在其中一个实施例中,所述数模转换单元包括数模转换器。
在其中一个实施例中,还包括:运放模块,所述运放模块的第一输入端与所述采样模块的第一端连接,所述运放模块的第二输入端与所述采样模块的第二端连接,所述运放模块的输出端与所述控制模块的第一输入端连接,用于对所述采样电压放大处理,以生成放大采样电压。
在其中一个实施例中,所述采样模块包括采样电阻,所述采样电阻的第一端与所述电源芯片模块的输出端及所述运放模块的第一输入端均连接,所述采样电阻的第二端与所述FPGA芯片连接。
在其中一个实施例中,所述电源芯片模块内设有反馈引脚,所述反馈引脚与所述控制模块的输出端连接。
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,并可依照说明书的内容予以实施,以下以本实用新型的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的一种电压调节电路的电路原理示意图;
图2为本申请另一实施例中提供的一种电压调节电路的电路原理示意图;
图3为本申请又一实施例中提供的一种电压调节电路的电路原理示意图;
图4为本申请一实施例中提供的一种FPGA芯片的电压调节方法的流程示意图。
附图标记说明:10-电源芯片模块,20-采样模块,30-控制模块,31-第一模数转换单元,32-第二模数转换单元,33-存储单元,34-数模转换单元,40-运放模块。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
在本申请中,除非另有明确的规定和限定,术语“相连”、“连接”等术语应做广义理解,例如,可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
为了说明本申请上述的技术方案,下面通过具体实施例来进行说明。
在本申请的一个实施例中提供的一种电压调节电路中,如图1所示,电压调节电路包括电源芯片模块10、采样模块20及控制模块30。电源芯片模块10经由采样模块20与FPGA芯片连接;控制模块30与采样模块20的两端连接,并与电源芯片模块10的输入端连接,以形成闭环调节电路,为FPGA芯片提供满足需求的预设内核工作电压。
具体的,电源芯片模块10用于向FPGA芯片提供工作电压;采样模块20用于实时采集所述FPGA芯片的内核工作电流,并根据所述内核工作电流生成采样电压;控制模块被配置为:获取所述采样电压;将所述采样电压与预设内核电压阈值范围进行比较,并在所述采样电压超出所述预设内核电压阈值范围时生成电压调节信号;根据所述电压调节信号调节所述电源芯片模块输出预设内核工作电压。
于上述实施例中提供的电压调节电路中,通过在FPGA芯片外部设计闭环调节电路,其中包括电源芯片模块、采样模块以及控制模块,电源芯片模块向FPGA芯片提供工作电压;与FPGA芯片及电源芯片模块电连接的采样模块,实时采集内核工作电流以生成采样电压;控制模块将接收的采样电压与FPGA芯片的预设内核电压阈值范围进行比较,并在采样电压超出预设内核电压阈值范围时生成调节信号,从而调节电源芯片模块输出位于预设内核电压阈值范围内的预设内核工作电压,满足FPGA芯片的内核电压工作需求。相较于DC-DC供电,该闭环调节电路设计简单,具有较小的制造成本和PCB板占比面积更小,并且同样适用于其他电流检测电路。
在一个实施例中,电源芯片模块10包括但不仅限于电源管理芯片(PowerManagement Integrated Circuits);在电源芯片模块10刚开始供电时,向FPGA芯片输出工作电压,以启动FPGA芯片运行,FPGA芯片内部的内核工作电流瞬间增大,向采样模块20反向输出内核工作电流。
在一个实施例中,控制模块30将采样电压与FPGA芯片的预设内核电压阈值范围进行比较后,计算采样电压与预设内核电压阈值范围的最大值及最小值之间的差值,以生成电压调节信号,并根据电压调节信号实时动态调整电源芯片模块10输出预设内核工作电压。需要说明的是,预设内核工作电压为满足FPGA芯片的正常内核工作需求的电压值,预设内核工作电压位于预设内核电压阈值范围内。
作为示例,采样电压超出预设内核电压阈值范围是指,采样电压小于预设内核电压阈值范围的最小值,或采样电压大于预设内核电压阈值范围的最大值。
作为示例,预设内核电压阈值范围及预设内核工作电压均根据FPGA芯片的制备工艺来确定,本申请并不对此进行限定。
作为示例,控制模块30包括但不仅限于非可编程的逻辑电路、可编程逻辑外部控制电路(Programmable Logic Controller,PLC)、中央处理器(Central Processing Unit,CPU)或单片机(Microcontroller Unit,MCU)等等。
在一个实施例中,控制模块30与采样模块20的第二端连接,也即控制模块与FPGA芯片连接,控制模块30还用于实时采集FPGA芯片的内核工作电压和内核工作电流,并将实时采集的内核工作电压数据和内核工作电流数据进行存储,记录内核工作电压和内核工作电流的变化状态,可用于出现异常问题的分析数据,便于后期工程师快速定位异常问题和解决问题。
需要说明的是,内核工作电压数据和内核工作电流数据可存储于控制模块30的内部,也可存储于外部存储器,外部存储器与控制模块电连接。
在一个实施例中,如图2所示,控制模块30包括:第一模数转换单元31。第一模数转换单元31与所述采样模块20的第一端及所述采样模块20的第二端均连接,用于将接收的所述内核工作电流转换成电流数字信号。
在一个实施例中,请继续参考图2,控制模块30还包括:第二模数转换单元32。第二模数转换单元32与所述FPGA芯片连接,用于将所述FPGA芯片的内核工作电压转换成电压数字信号。
在一个实施例中,第一模数转换单元31及所述第二模数转换单元32均包括但不仅限于模数转换器ADC。
在一个实施例中,请继续参考图2,控制模块30还包括:存储单元33。存储单元33与所述第一模数转换单元31及所述第二模数转换单元32均连接,用于存储所述电流数字信号及所述电压数字信号。
作为示例,存储单元33包括但不仅限于DRAM、SRAM、ROM、PROM或EPROM等等。
在一个实施例中,请继续参考图2,控制模块30还包括:数模转换单元34。数模转换单元34与所述电源芯片模块10的输入端连接。控制模块30在采样电压超出预设内核电压阈值时生成电压调节数字信号,数模转换单元34将电压调节数字信号转化成电压调节信号,并传输至电源芯片模块10。
作为示例,数模转换单元34包括但不仅限于数模转换器。
在一个实施例中,如图3所示,电压调节电路还包括运放模块40。运放模块40的第一输入端与所述采样模块20的第一端连接,所述运放模块40的第二输入端与所述采样模块20的第二端连接,所述运放模块40的输出端与所述控制模块30的第一输入端连接,用于对所述采样电压放大处理,以生成放大采样电压,可供控制模块30采集,并进行计算比较处理。
作为示例,运放模块40包括但不仅限于运算放大器。
在一个实施例中,请继续参考图3,采样模块30包括采样电阻R1,所述采样电阻R1的第一端与所述电源芯片模块10的输出端及所述运放模块40的第一输入端均连接,所述采样电阻R1的第二端与所述FPGA芯片及运放模块40的第二输入端均连接。
在一个实施例中,请继续参考图3,电源芯片模块10内设有反馈引脚FB,所述反馈引脚FB与所述控制模块30的输出端连接。
在本申请的一个实施例中,如图4所示,还提供一种FPGA芯片的电压调节方法,包括如下步骤:
步骤S10:电源芯片模块10向FPGA芯片提供工作电压;
步骤S20:FPGA芯片运行;
步骤S30:FPGA芯片的内核工作电流瞬间增大;
步骤S40:控制模块30获取与内核工作电流对应的采样电压和内核工作电压;
步骤S50:判断采样电压是否超出预设内核电压阈值范围;
步骤S60:若是,控制模块30生成电压调节信号,调节电源芯片模块10输出预设内核工作电压;
步骤S70:若否,控制模块30不进行调节,电源芯片模块10输出FPGA芯片内核工作电压。
在一个实施例中,步骤S40:控制模块30获取与内核工作电流对应的采样电压和内核工作电压,包括:
步骤S41:控制模块30存储内核工作电流和内核工作电压。
请注意,上述实施例仅出于说明性目的而不意味对本实用新型的限制。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种电压调节电路,其特征在于,包括:
电源芯片模块,用于向FPGA芯片提供工作电压;
采样模块,与电源芯片模块及所述FPGA芯片均连接,用于实时采集所述FPGA芯片的内核工作电流,并根据所述内核工作电流生成采样电压;
控制模块,与所述采样模块及所述电源芯片模块均连接,被配置为:
获取所述采样电压;
将所述采样电压与预设内核电压阈值范围进行比较,并在所述采样电压超出所述预设内核电压阈值范围时生成电压调节信号;
根据所述电压调节信号调节所述电源芯片模块输出预设内核工作电压。
2.根据权利要求1所述的电压调节电路,其特征在于,所述控制模块包括:
第一模数转换单元,与所述采样模块的第一端及所述采样模块的第二端均连接,用于将接收的所述内核工作电流转换成电流数字信号。
3.根据权利要求2所述的电压调节电路,其特征在于,所述控制模块还包括:
第二模数转换单元,与所述FPGA芯片连接,用于将所述FPGA芯片的内核工作电压转换成电压数字信号。
4.根据权利要求3所述的电压调节电路,其特征在于,所述第一模数转换单元及所述第二模数转换单元均包括模数转换器。
5.根据权利要求3所述的电压调节电路,其特征在于,所述控制模块还包括:
存储单元,与所述第一模数转换单元及所述第二模数转换单元均连接,用于存储所述电流数字信号及所述电压数字信号。
6.根据权利要求1-5任一项所述的电压调节电路,其特征在于,所述控制模块还包括:
数模转换单元,与所述电源芯片模块的输入端连接。
7.根据权利要求6所述的电压调节电路,其特征在于,所述数模转换单元包括数模转换器。
8.根据权利要求1-5任一项所述的电压调节电路,其特征在于,还包括:
运放模块,所述运放模块的第一输入端与所述采样模块的第一端连接,所述运放模块的第二输入端与所述采样模块的第二端连接,所述运放模块的输出端与所述控制模块的第一输入端连接,用于对所述采样电压放大处理,以生成放大采样电压。
9.根据权利要求8所述的电压调节电路,其特征在于,
所述采样模块包括采样电阻,所述采样电阻的第一端与所述电源芯片模块的输出端及所述运放模块的第一输入端均连接,所述采样电阻的第二端与所述FPGA芯片连接。
10.根据权利要求1-5任一项所述的电压调节电路,其特征在于,所述电源芯片模块内设有反馈引脚,所述反馈引脚与所述控制模块的输出端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122827687.4U CN216118543U (zh) | 2021-11-17 | 2021-11-17 | 电压调节电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122827687.4U CN216118543U (zh) | 2021-11-17 | 2021-11-17 | 电压调节电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216118543U true CN216118543U (zh) | 2022-03-22 |
Family
ID=80717576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122827687.4U Active CN216118543U (zh) | 2021-11-17 | 2021-11-17 | 电压调节电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216118543U (zh) |
-
2021
- 2021-11-17 CN CN202122827687.4U patent/CN216118543U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101562394B (zh) | 一种用于单片集成开关型调整器的软启动电路 | |
US20090108822A1 (en) | Power supply unit and portable device | |
US9166473B2 (en) | DC/DC power converter with feedback control operable in linear and non-linear modes | |
US6281667B1 (en) | Voltage regulator | |
CN108616210B (zh) | 开关变换器的驱动电路、控制电路及自举电压刷新方法 | |
CN109213255B (zh) | 一种用于ldo的启动过冲抑制电路 | |
CN109450417B (zh) | 一种用于ldo的启动过冲抑制电路 | |
US9397564B2 (en) | DC-DC switching regulator with transconductance boosting | |
WO2017219887A1 (zh) | 电源电路、电源恢复控制电路及方法 | |
CN103092246A (zh) | 一种供电监控系统和方法 | |
US7498778B2 (en) | ORing circuit | |
CN216118543U (zh) | 电压调节电路 | |
CN202632145U (zh) | 低压差电压调节器 | |
CN106451581B (zh) | 压降控制方法、装置、压降控制器及充电设备 | |
CN110647205A (zh) | 一种无片外电容ldo电路和电源管理系统 | |
CN207939231U (zh) | 一种智能控制电源放电的系统 | |
CN113885626B (zh) | 用于补偿低压差线性稳压器的方法和电路系统 | |
CN216672600U (zh) | 电压源并联均流控制电路 | |
CN212809024U (zh) | 一种低压差线性稳压器 | |
CN112350678A (zh) | 放大电路控制系统及空调器 | |
CN110708055A (zh) | 一种芯片工作状态选择电路、方法及其应用 | |
CN213637676U (zh) | 放大电路控制系统及空调器 | |
CN114726190B (zh) | Psr控制电路及反激式开关电源 | |
CN118074525B (zh) | 电压比较电路、控制方法及boost开关变换器 | |
CN210405066U (zh) | 一种分立式均流电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |