CN216118439U - 具有周期信号细分处理功能的总线型输入输出模块 - Google Patents

Abstract

本实用新型提供一种具有周期信号细分处理功能的总线型输入输出模块，与PC端的总线控制器进行连接，包括实时总线接口、网络接口芯片、MCU微控制单元芯片、可编程逻辑处理单元以及硬件接口单元，网络接口芯片连接于实时总线接口和MCU微控制单元芯片之间作为数据桥梁，MCU微控制单元芯片连接至可编程逻辑处理单元，可编程逻辑处理单元与硬件接口单元连接；MCU微控制单元芯片连接有用于高频输入输出信号的大量数据的临时存储的高频子周期数据储存器；可以对实时总线周期的输入输出数据进行更细分的子周期数据处理，提升了数据处理的频率和精度，可以应用到更多高精密测量和加工的场合，改变了之前的总线型输入输出模块只能处理当前周期的数据的局限性。

Description

具有周期信号细分处理功能的总线型输入输出模块

技术领域

本实用新型涉及运动控制技术领域，尤其涉及一种具有周期信号细分处理功能的总线型输入输出模块。

背景技术

输入输出模块一般作为控制器，特别是硬件控制器的一部分，起到对外部输入输出设备进行信号处理的作用。总线型控制方案包含控制系统和输入输出模块因为其可控制规模大，可灵活配置，可分布式布线以及抗干扰能力强等优点在现在的工厂智能自动化控制和精密设备控制中得到了越来越广泛的应用。总线型输入输出模块可以针对设备中的数字量输入输出、模拟量输入输出、脉冲宽度调制等信号进行采集和控制，并且一般以总线周期为最小单位进行信号处理。

虽然总线型输入输出模块可以分布式或者集中式布置，配置灵活，对各种输入输出型号的兼容性好，大大扩展了总线控制器的控制范围和处理信号的能力，但是受制于控制器的处理能力、输入输出模块硬件和总线算法的延迟，总线周期一般很难做的非常小，只能运行于毫秒或者亚毫秒的级别；因此，相比一体式的硬件控制器来说，受制于运行的总线周期，总线型输入输出模块在总线控制系统中很难对于高频的输入输出型号进行采集和处理。例如，大部分总线控制周期相对应的频率只能在1K至几K，而在高精密测量及加工设备中，不乏有部分输入输出信号频率为几M，而目前的总线型输入输出模块很难满足这样的需求。

实用新型内容

针对上述技术中存在的不足之处，本实用新型提供一种具有周期信号细分处理功能的总线型输入输出模块，通过设置高频子周期数据存储器，可以对实时总线周期的输入输出数据进行更细分的子周期数据处理，提升了数据处理的频率和精度，可以应用到更多高精密测量和加工的场合，改变了之前的总线型输入输出模块只能处理当前周期的数据的局限性。

为实现上述目的，本实用新型提供一种具有周期信号细分处理功能的的总线型输入输出模块，用于与PC端的总线控制器进行连接，包括：实时总线接口、网络接口芯片、MCU微控制单元芯片、可编程逻辑处理单元以及硬件接口单元，所述网络接口芯片连接于所述实时总线接口和所述MCU微控制单元芯片之间作为数据桥梁，所述MCU微控制单元芯片连接至所述可编程逻辑处理单元，所述可编程逻辑处理单元与所述硬件接口单元连接；所述MCU微控制单元芯片连接有用于高频输入输出信号的大量数据的临时存储的高频子周期数据储存器。

具体的：所述MCU微控制单元芯片还包括周期处理判定子单元，当所述周期处理判定子单元判定接收到的输入或输出信号为普通周期数据时，将输入或输出信号直接输出至所述可编程逻辑处理单元；当所述周期处理判定子单元判定接收到的输入或输出信号为高频子周期数据时，将输入或输出信号输出至所述高频子周期数据存储器进行缓存后，输出至所述可编程逻辑处理单元。

作为优选：所述可编程逻辑处理单元为FPGA可编程逻辑处理单元。

具体的：所述硬件接口单元包括用于传输数字信号的数字输入输出接口和用于传输模拟量的模拟输入输出接口。

作为优选：所述硬件接口单元还包括脉宽调制输出接口。

作为优选：所述网络接口芯片与所述MCU微控制单元芯片之间还连接有用于在作为主站的总线控制器和从站之间的数据转换的总线从站控制芯片。

具体的：还包括电源模块，所述电源模块连接至电源接口，所述电源接口连接至外部供电装置。

本实用新型的有益效果是：与现有技术相比，本实用新型提供的一种具有周期信号细分处理功能的的总线型输入输出模块，用于与PC端的总线控制器进行连接，其特征在于，包括：实时总线接口、网络接口芯片、MCU微控制单元芯片、可编程逻辑处理单元以及硬件接口单元，所述网络接口芯片连接于所述实时总线接口和所述MCU微控制单元芯片之间作为数据桥梁，所述MCU微控制单元芯片连接至所述可编程逻辑处理单元，所述可编程逻辑处理单元与所述硬件接口单元连接；所述MCU微控制单元芯片连接有用于高频输入输出信号的大量数据的临时存储的高频子周期数据储存器；通过设置高频子周期数据存储器，可以对实时总线周期的输入输出数据进行更细分的子周期数据处理，提升了数据处理的频率和精度，可以应用到更多高精密测量和加工的场合，改变了之前的总线型输入输出模块只能处理当前周期的数据的局限性。

附图说明

图1为本实用新型的结构示意图；

图2本实用新型的数字信号普通周期处理示意图；

图3本实用新型的数字信号子周期处理示意图；

图4本实用新型的模拟信号普通周期处理示意图；

图5本实用新型的模拟信号子周期处理示意图。

具体实施方式

为了更清楚地表述本实用新型，下面结合附图对本实用新型作进一步地描述。

大部分总线控制周期相对应的频率只能在1K至几K，而在高精密测量及加工设备中，不乏有部分输入输出信号频率为几M，而目前的总线型输入输出模块很难满足这样的需求。

为解决现有技术中的缺陷和不足，本实用新型具体的提供一种具有周期信号细分处理功能的的总线型输入输出模块，请参阅图1-图5，包括：实时总线接口、网络接口芯片、MCU微控制单元芯片、可编程逻辑处理单元以及硬件接口单元，网络接口芯片连接于实时总线接口和MCU微控制单元芯片之间作为数据桥梁，MCU微控制单元芯片连接至可编程逻辑处理单元，可编程逻辑处理单元与硬件接口单元连接；MCU微控制单元芯片连接有用于高频输入输出信号的大量数据的临时存储的高频子周期数据储存器；在现在的运动控制系统中，总线型输入输出模块作为外部输入输出信号的接口，将总线控制器的指令周期性的下发给外部信号输出装置，也将外部信号输入装置的信号周期性的采集并传送给总线控制器。一般来说，总线控制器和总线型输入输出模块都以统一的总线周期来运行，例如大部分的总线周期都在1毫秒，在一些对信号触发和采集要求很高的场合，总线周期可能运行于0.125毫秒。

以下结合本申请的附图对本申请的工作原理做一个简单的介绍：

输入输出模块由电源接口、电源模块、实时总线接口、网络接口芯片、总线从站控制芯片、MCU微控制单元芯片、高频子周期数据存储器、FPGA可编程逻辑处理单元、数字输入输出接口和模拟输入输出接口组成。实时总线接口接收总线控制器的总线指令，并将状态反馈给总线控制器。网络接口芯片起到了实时总线接口和总线从站控制芯片之间的数据桥梁的作用。总线从站控制芯片，用于在作为主站的总线控制器和从站之间的数据转换。MCU微控制单元芯片是模块的主控制芯片，负责对所有的输入输出数据进行运算处理和存储。高频子周期数据存储器用于高频输入输出信号的大量数据的临时存储。FPGA可编程逻辑处理单元负责接收MCU微控制单元芯片的指令，并通过数字输入输出接口和模拟输入输出接口直接对外部的信号进行采集和转换。

实施1：对高频子周期数据的具体处理过程举例如下，一般来说，总线型输入输出模块处理的是周期性数据，例如每1毫秒更新的数据。但是，此总线型输入输出模块可以处理更高频的子周期数据，例如每1微秒更新的数据。当MCU接收到总线控制器传送的针对每个数字输出的每个周期的细分子周期的数据后，MCU将这些大量的数据存储在高频子周期数据存储器中，并控制FPGA可编程逻辑处理单元对这些高频信号进行输出。同理，针对FPGA可编程逻辑处理单元采集到的高频子周期数据，MCU将这些大量的数据存储在高频子周期数据存储器中，并通过总线周期发送给总线控制器。

在本实施例中提及：MCU微控制单元芯片还包括周期处理判定子单元，当周期处理判定子单元判定接收到的输入或输出信号为普通周期数据时，将输入或输出信号直接输出至可编程逻辑处理单元；当周期处理判定子单元判定接收到的输入或输出信号为高频子周期数据时，将输入或输出信号输出至高频子周期数据存储器进行缓存后，输出至可编程逻辑处理单元。

在一个优选的实施例中提及：可编程逻辑处理单元为FPGA可编程逻辑处理单元；FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物；它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

在本实施例中提及：硬件接口单元包括用于传输数字信号的数字输入输出接口和用于传输模拟量的模拟输入输出接口；周期处理的信号通常分为数字信号和模拟输入输出信号两种，数字信号包括高频的数字输入输出信号和低频数字输入输出信号；例如：

实施例2：将普通周期的数字信号数据细分成1500份子周期，这样每个子周期的处理效率为普通周期的1500倍，这样在一些需要更加细分和高速处理的输入或者输出数据进入该系统时，能够通过子周期进行处理，无需像传统的总线输入输出模块一样固定按照总线的普通周期进行传输和处理，提升了数据处理的频率和精度。

实施例3：在普通周期的处理方式下，模拟信号呈现如图4述的状态变化图，而通过将普通周期细分成多个子周期进行处理，则能够形成如图5示意的类似正弦波周期处理状态图，提升了数据处理的频率和精度以及流畅程度。

在一个优选的实施例中提及：硬件接口单元还包括脉宽调制输出接口；脉冲宽度调制是一种模拟控制方式，根据相应载荷的变化来调制晶体管基极或MOS管栅极的偏置，来实现晶体管或MOS管导通时间的改变，从而实现开关稳压电源输出的改变。这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。

在一个优选的实施例中提及：网络接口芯片与MCU微控制单元芯片之间还连接有用于在作为主站的总线控制器和从站之间的数据转换的总线从站控制芯片；总线从站控制芯片，用于在作为主站的总线控制器和从站之间的数据转换

在本实施例中提及：还包括电源模块，电源模块连接至电源接口，电源接口连接至外部供电装置；电源接口用于从外界获取电能从而通过电源模块进行转换后为整个模块的工作进行供电。

本实用新型的优势在于：

通过设置高频子周期数据存储器，可以对实时总线周期的输入输出数据进行更细分的子周期数据处理，提升了数据处理的频率和精度，可以应用到更多高精密测量和加工的场合，改变了之前的总线型输入输出模块只能处理当前周期的数据的局限性。

以上公开的仅为本实用新型的几个具体实施例，但是本实用新型并非局限于此，任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。

Claims (6)

1.一种具有周期信号细分处理功能的总线型输入输出模块，用于与PC端的总线控制器进行连接，其特征在于，包括：实时总线接口、网络接口芯片、MCU微控制单元芯片、可编程逻辑处理单元以及硬件接口单元，所述网络接口芯片连接于所述实时总线接口和所述MCU微控制单元芯片之间作为数据桥梁，所述MCU微控制单元芯片连接至所述可编程逻辑处理单元，所述可编程逻辑处理单元与所述硬件接口单元连接；所述MCU微控制单元芯片连接有用于高频输入输出信号的大量数据的临时存储的高频子周期数据储存器。

2.根据权利要求1所述的具有周期信号细分处理功能的总线型输入输出模块，其特征在于，所述可编程逻辑处理单元为FPGA可编程逻辑处理单元。

3.根据权利要求1所述的具有周期信号细分处理功能的总线型输入输出模块，其特征在于，所述硬件接口单元包括用于传输数字信号的数字输入输出接口和用于传输模拟量的模拟输入输出接口。

4.根据权利要求3所述的具有周期信号细分处理功能的总线型输入输出模块，其特征在于，所述硬件接口单元还包括脉宽调制输出接口。

5.根据权利要求1所述的具有周期信号细分处理功能的总线型输入输出模块，其特征在于，所述网络接口芯片与所述MCU微控制单元芯片之间还连接有用于在作为主站的总线控制器和从站之间的数据转换的总线从站控制芯片。

6.根据权利要求1所述的具有周期信号细分处理功能的总线型输入输出模块，其特征在于，还包括电源模块，所述电源模块连接至电源接口，所述电源接口连接至外部供电装置。

Images