CN216013585U - 一种具有多态输出的信号检测电路 - Google Patents
一种具有多态输出的信号检测电路 Download PDFInfo
- Publication number
- CN216013585U CN216013585U CN202121145443.1U CN202121145443U CN216013585U CN 216013585 U CN216013585 U CN 216013585U CN 202121145443 U CN202121145443 U CN 202121145443U CN 216013585 U CN216013585 U CN 216013585U
- Authority
- CN
- China
- Prior art keywords
- input
- module
- output
- pin
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了一种具有多态输出的信号检测电路,包括输入模块;输入模块的输入端Vin1,用于接收检测输入信号1;输入模块的输入端Vin2,接收检测输入信号2;输入模块的第一输出端和第二输出端,分别连接输出模块的输入端A1和输入端A2;输出模块的输入端A1连接输入模块的第一输出端,用于接收控制信号A1;输出模块的输入端A2,连接输入模块的第二输出端,用于接收控制信号A2;输出模块的电源输入端连接第二电源模块的输出端;输出模块20的输出端Vo连接检测芯片。本实用新型可通过一个输出端口具有的四种信号状态来表征两个输入信号状态,实现信号并行检测,节省了信号处理芯片的输入输出端口数量,减小了检测误差。
Description
技术领域
本实用新型涉及电子电路技术领域,特别是涉及一种具有多态输出的信号检测电路。
背景技术
目前,电子电路经常会同时检测多路输入信号,然后再转换为多路输出信号,再发给作为检测芯片的信号处理芯片(如单片机),这样就会占用检测芯片较多的输入输出端口,造成检测芯片的端口资源紧张。
现有的技术方案中,一般会采用多路信号检测集成芯片,来进行多路信号的检测,但是,多路信号检测集成芯片(如单片机)需要通过选址方式来依次选通相应信号通道,从而实现串行接收多路信号,如果需要检测的信号数量较多,那么,多路信号检测集成芯片(如单片机)就会因为检测时延而造成信号检测的不同步,增大检测的误差。
实用新型内容
本实用新型的目的是针对现有技术存在的技术缺陷,提供一种具有多态输出的信号检测电路。
为此,本实用新型提供了一种具有多态输出的信号检测电路,包括输入模块、输出模块和第二电源模块;
其中,输入模块的输入端Vin1,用于接收检测输入信号1;
输入模块的输入端Vin2,接收检测输入信号2;
输入模块的第一输出端,连接输出模块的输入端A1,用于为所述输出模块提供控制信号A1;
输入模块的第二输出端,连接输出模块的输入端A2,用于为所述输出模块提供控制信号A2;
其中,输出模块的输入端A1,连接输入模块的第一输出端,用于接收输入模块输出的控制信号A1;
输出模块的输入端A2,连接输入模块的第二输出端,用于接收输入模块输出的控制信号A2;
输出模块的电源输入端,连接第二电源模块的输出端VDD2,用于接收直流电源VDD2;
输出模块的输出端Vo,连接检测芯片,用于为所述检测芯片提供检测输出信号Vo;
该检测输出信号包括四种状态:0V、低电平、高电平2和高电平1,其中,高电平1的电压大于高电平2的电压。
优选地,当检测输入信号1和检测输入信号2不是共地信号时,还包括第一电源模块;
其中,输入模块的电源输入端,连接第一电源模块的输出端VDD1,用于接收直流电源VDD1。
优选地,输入模块包括:电阻R1~R4、开关管Q1~Q2和光耦Q56~Q57;
其中,电阻R1的第1管脚,作为输入模块的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接光耦Q6的第2管脚;
光耦Q6的第1管脚,连接电阻R3的第2管脚;
光耦Q6的第3管脚,作为输入模块的第一输出端,与所述输出模块的输入端A1连接,用于为所述输出模块输出控制信号A1;
光耦Q6的第4管脚,连接接地端GND2;
其中,电阻R2的第1管脚,作为输入模块的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接光耦Q7的第2管脚;
光耦Q7的第1管脚,连接电阻R4的第2管脚;
光耦Q7的第3管脚,作为输入模块的第二输出端,与所述输出模块的输入端A2连接,用于为所述输出模块输出控制信号A2;
光耦Q7的第4管脚,连接接地端GND2;
电阻R3和电阻R4的第1管脚,在汇流相交后,作为所述输入模块的电源输入端,与第一电源模块的输出端VDD1连接,用于接收直流电源VDD1。
优选地,输出模块包括:电阻R5~R11、开关管Q3~Q5和二极管D1,其中:
电阻R5和电阻R6的第1管脚,作为所述输出模块的电源输入端,连接所述电源模块的输出端VDD2,用于接收直流电源VDD2,如5V;
电阻R5的第1管脚,还分别连接电阻R7的第1管脚、电阻R11的第1管脚和电阻R9的第1管脚;
电阻R5的第2管脚,作为所述输出模块的输入端A1,连接所述输入模块的第一输出端,用于接收控制信号A1;
电阻R6的第2管脚,作为所述输出模块的输入端A2,连接所述输入模块的第二输出端,用于接收控制信号A2;
电阻R5的第2管脚,还连接开关管Q4的栅极G;
开关管Q4的源极S,连接电阻R7的第2管脚;
开关管Q4的漏极D,作为输出模块的输出端Vo,用于输出检测输出信号Vo给检测芯片;
开关管Q4的漏极D,还分别连接二极管D1的阳极、电阻R10的第1管脚和开关管Q5的漏极D;
二极管D1的阴极,连接电阻R8的第1管脚;
开关管Q3的源极S,分别连接电阻R8的第2管脚、电阻R11的第2管脚和开关管Q5的栅极G;
开关管Q3的漏极D,连接接地端GND2;
开关管Q3的栅极G,作为所述输出模块的输入端A2,连接所述输入模块的第二输出端,用于接收控制信号A2;
开关管Q3的栅极G,还连接电阻R6的第2管脚;
其中,开关管Q5的源极S,连接电阻R9的第2管脚;
电阻R10的第2管脚,连接接地端GND2。
优选地,当检测输入信号Vin1、Vin2是共地信号,输入模块包括电阻R1和电阻R2:
其中,电阻R1的第1管脚,作为输入模块的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接所述输出模块的输入端A2连接,用于为所述输出模块输出控制信号A2;
其中,电阻R2的第1管脚,作为输入模块的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接所述输出模块的输入端A1,用于为所述输出模块输出控制信号A1。
由以上本实用新型提供的技术方案可见,与现有技术相比较,本实用新型提供了一种具有多态输出的信号检测电路,其设计科学,可以通过一个输出端口具有的四种信号状态来表征两个输入信号状态,实现了信号并行检测,不但节省了信号处理芯片(如单片机)的输入输出端口数量,还减小了因为检测时延而造成的检测误差,具有重大的生产实践意义。
对于本实用新型的技术方案,硬件电路设计科学,电子元器件为普遍应用型号,易于选型且元器件价格低廉,因此,本实用新型的技术方案具有很强的实用价值和市场推广价值。
附图说明
图1为本实用新型提供的一种具有多态输出的信号检测电路,实施例一的结构方框图;
图2为本实用新型提供的一种具有多态输出的信号检测电路中,输入模块和输出模块的实施例一的具体原理图;
图3为本实用新型提供的一种具有多态输出的信号检测电路,实施例二的结构方框图;
图4为本实用新型提供的一种具有多态输出的信号检测电路中,输入模块和输出模块的实施例二的具体原理图。
具体实施方式
为使本实用新型实现的技术手段更容易理解,下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
对于本领域技术人员而言,可根据具体情况理解上述术语在本申请中的具体含义。
参见图1至图4,本实用新型提供了一种具有多态输出的信号检测电路,包括输入模块10、输出模块20和第二电源模块40;
其中,输入模块10的输入端Vin1,用于接收检测输入信号1;
输入模块10的输入端Vin2,接收检测输入信号2;
需要说明的是,对于本实用新型,检测输入信号Vin1和检测输入信号Vin2,应具备高电平和低电平两种状态,同时还需要具备至少1mA的驱动能力。具体实现上,可以是现有的、能够提供两路具备高电平和低电平两种状态信号的任意一种电路或者功能模块,来提供检测输入信号Vin1和检测输入信号Vin2。
输入模块10的第一输出端,连接输出模块20的输入端A1,用于为所述输出模块20提供控制信号A1;
输入模块10的第二输出端,连接输出模块20的输入端A2,用于为所述输出模块20提供控制信号A2;
其中,输出模块20的输入端A1,连接输入模块10的第一输出端,用于接收输入模块10输出的控制信号A1;
输出模块20的输入端A2,连接输入模块10的第二输出端,用于接收输入模块10输出的控制信号A2;
输出模块20的电源输入端,连接第二电源模块40的输出端VDD2,用于接收直流电源VDD2;
输出模块20的输出端Vo,连接检测芯片50(如单片机),用于为所述检测芯片提供检测输出信号Vo,该检测输出信号包括四种状态:0V、低电平、高电平2和高电平1,其中,高电平1的电压大于高电平2的电压,其各自的电压值根据直流电源VDD2确定;
需要说明的是,检测芯片50,用于预先存储并设置四种不同状态的检测输出信号Vo与不同状态的两路检测输入信号之间的对应关系,并根据当前接收到的检测输出信号Vo的状态,对应判断获得两路检测输入信号的状态;其中,两路检测输入信号包括检测输入信号1和检测输入信号2。
需要说明的是,检测芯片50,可以选择普遍应用的单片机,如8051单片机(8051单片机是一种8位元的单芯片微控制器)等。
在本实用新型中,具体实现上,本实用新型提供的一种具有多态输出的信号检测电路,当检测输入信号1和检测输入信号2不是共地信号时,还包括第一电源模块30;
其中,输入模块10的电源输入端,连接第一电源模块30的输出端VDD1,用于接收直流电源VDD1。
在本实用新型中,参见图1,本实用新型的工作原理如下:
一、当输入模块10的输入端Vin1、Vin2都为低电平时,使得输出模块20的输入端A1、A2都为高电平,则所述输出模块20的输出端Vo为0V;
由于输出模块20提供的检测输出信号Vo为0V,因此,检测芯片判定输入模块10的输入端Vin1、Vin2都为低电平,也就是说,判定检测输入信号1和检测输入信号2都为低电平。
二、当输入模块10的输入端Vin1、Vin2都为高电平时,使得输出模块20的输入端A1、A2都为低电平,则所述输出模块20的输出端Vo为高电平2(电平电压小于高电平1);
由于输出模块20提供的检测输出信号Vo为高电平2,因此,检测芯片判定输入模块10的输入端Vin1、Vin2都为高电平,也就是说,判定检测输入信号1和检测输入信号2都为高电平。
三、当输入模块10的输入端Vin1为高电平且Vin2为低电平时,使输出模块20的输入端A1为低电平而A2为高电平,则所述输出模块20的输出端Vo为高电平1(电平电压大于高电平2);
由于输出模块20提供的检测输出信号Vo为高电平1,因此,检测芯片判定输入模块10的输入端Vin1为高电平、Vin2为低电平,也就是说,检测输入信号1为高电平,而检测输入信号2为低电平。
四、当输入模块10的输入端Vin1为低电平且Vin2为高电平时,使输出模块20的输入端A1为高电平而A2为低电平,则所述输出模块20的输出端Vo为低电平(电平电压大于0V而小于高电平2);
由于输出模块20提供的检测输出信号Vo为低电平,因此,检测芯片判定输入模块10的输入端Vin1为低电平、Vin2为高电平,也就是说,检测输入信号1为低电平,而检测输入信号2为高电平。
综上所述,本实用新型可以通过一个输出端口的信号状态(即检测输出信号Vo的状态),同时检测两路检测输入信号的状态,实现了信号并行检测功能,减小了因为时延而造成的信号检测误差,提高了信号检测的正确性。
因此,通过应用本实用新型提供的具有多态输出的信号检测电路,能够实现并行检测两路输入信号。
实施例一,参见图1、图2,此时,检测输入信号1和检测输入信号2不是共地信号。
在本实用新型中,具体实现上,参见图2,输入模块10包括:电阻R1~R4、开关管Q1~Q2和光耦Q56~Q57;
其中,电阻R1的第1管脚,作为输入模块10的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接光耦Q6的第2管脚;
光耦Q6的第1管脚,连接电阻R3的第2管脚;
光耦Q6的第3管脚,作为输入模块10的第一输出端,与所述输出模块20的输入端A1(具体为输出模块20中的开关管Q4的栅极G)连接,用于为所述输出模块20输出控制信号A1;
光耦Q6的第4管脚,连接接地端GND2;
其中,电阻R2的第1管脚,作为输入模块10的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接光耦Q7的第2管脚;
光耦Q7的第1管脚,连接电阻R4的第2管脚;
光耦Q7的第3管脚,作为输入模块10的第二输出端,与所述输出模块20的输入端A2(具体为输出模块20中的开关管Q3的栅极G)连接,用于为所述输出模块20输出控制信号A2;
光耦Q7的第4管脚,连接接地端GND2;
电阻R3和电阻R4的第1管脚,在汇流相交后,作为所述输入模块10的电源输入端,与第一电源模块30的输出端VDD1连接,用于接收直流电源VDD1。
在本实用新型中,具体实现上,实施例一、参见图2,输出模块20包括:电阻R5~R11、开关管Q3~Q5和二极管D1,其中:
电阻R5和电阻R6的第1管脚,作为所述输出模块20的电源输入端,连接所述电源模块40的输出端VDD2,用于接收直流电源VDD2,如5V;
电阻R5的第1管脚,还分别连接电阻R7的第1管脚、电阻R11的第1管脚和电阻R9的第1管脚;
电阻R5的第2管脚,作为所述输出模块20的输入端A1,连接所述输入模块10的第一输出端(具体为输入模块10中光耦Q6的第3管脚),用于接收控制信号A1;
电阻R6的第2管脚,作为所述输出模块20的输入端A2,连接所述输入模块10的第二输出端(具体为输入模块10中光耦Q7的第3管脚),用于接收控制信号A2;
电阻R5的第2管脚,还连接开关管Q4的栅极G;
开关管Q4的源极S,连接电阻R7的第2管脚;
开关管Q4的漏极D,作为输出模块20的输出端Vo,用于输出检测输出信号Vo给检测芯片50,该检测输出信号Vo具有四种状态:0V、低电平、高电平2和高电平1,其中,高电平1的电压大于高电平2的电压;
开关管Q4的漏极D,还分别连接二极管D1的阳极、电阻R10的第1管脚和开关管Q5的漏极D;
二极管D1的阴极,连接电阻R8的第1管脚;
开关管Q3的源极S,分别连接电阻R8的第2管脚、电阻R11的第2管脚和开关管Q5的栅极G;
开关管Q3的漏极D,连接接地端GND2;
开关管Q3的栅极G,作为所述输出模块20的输入端A2,连接所述输入模块10的第二输出端,用于接收控制信号A2;
开关管Q3的栅极G,还连接电阻R6的第2管脚;
其中,开关管Q5的源极S,连接电阻R9的第2管脚;
电阻R10的第2管脚,连接接地端GND2。
在本实用新型中,具体实现上,所述输出模块20的输出端Vo的逻辑电平状态如下:
一、当检测输入信号1、检测输入信号2(即输入端Vin1和Vin2的信号)都为0时,输出信号Vo为0V;
二、当检测输入信号1为1且检测输入信号2为0时,检测输出信号Vo为高电平1;
三、当检测输入信号1为0且检测输入信号2为1时,输出信号Vo为低电平;
四、当检测输入信号Vin1、Vin2都为1时,检测输出信号Vo为高电平2;
需要说明的是,上面的逻辑电平状态中,对于检测输入信号1和检测输入信号2,为低电平,代表没有信号输入;1为高电平,代表有信号输入;高电平1的电压大于高电平2的电压,低电平的电压大于0V;
在本实用新型中,具体实现上,参见图2,本实用新型的信号检测电路的工作原理如下:
一、当输入模块10的输入端Vin1、Vin2都为低电平时,所述输入模块10中的所述开关管Q1~Q2和所述光耦Q6~Q7都截止,分别使其输出端A1、A2为高电平,其中输出端A1、A2分别通过输出模块20中的所述电阻R5、R6上拉与电源VDD1电源电压相等,从而分别使输出模块20中的所述开关管Q3、Q4都截止,由于所述开关管Q3截止,所以所述开关管Q5也截止,则所述输出模块20的输出端Vo被所述电阻R10下拉为接地端电压而变为0V;
由于输出模块20的输出端Vo的检测输出信号Vo为0V,所以,检测芯片(如单片机)可以判定所述输入模块10的输入端Vin1、Vin2都为低电平。
二、当输入模块10的输入端Vin1为高电平而Vin2为低电平时,低电平的Vin2使得所述输入模块10中的所述开关管Q2和所述光耦Q7都截止,使A2端为高电平,从而使输出模块20中的所述开关管Q3、Q5都截止,而高电平的Vin1使得所述开关管Q1和所述光耦Q6导通,使A1端为低电平,则输出模块20中的所述开关管Q4导通,使其输出端Vo为高电平1,其电平电压幅值等于:所述电阻R7和所述电阻R10将电源VDD2分压后的电压,该电压值大于高电平2的电压;
由于输出端Vo的输出信号Vo为高电平1,所以,检测芯片(如单片机)可以判定所述输入模块10的输入端Vin1为高电平,而Vin2为低电平。
三、当输入模块10的输入端Vin1为低电平而Vin2为高电平时,低电平的Vin1使所述输入模块10中的所述开关管Q1和所述光耦Q6都截止,使A1端为高电平,从而使输出模块20中的所述开关管Q4截止,而所述开关管Q2和所述光耦Q7都导通,使A2端为低电平,则输出模块20中的所述开关管Q3导通,从而使所述开关管Q5导通,此时,输出模块20的输出端Vo为低电平,其电平电压幅值等于:所述电阻R8和R10的并联电阻与所述电阻R9将电源VDD2分压后的电压,该电压值大于0V而小于高电平2的电压;
由于输出端Vo的输出信号Vo为低电平,所以,检测芯片(如单片机)可以判定所述输入模块10的输入端Vin1为低电平而Vin2为高电平。
四、当输入模块10的输入端Vin1、Vin2为高电平时,所述输入模块10中的所述开关管Q1~Q2和所述光耦Q6~Q7都导通,从而使输出模块20中的所述开关管Q3~Q5都导通,则输出模块20中的输出端Vo为高电平2,其电平电压幅值等于:所述电阻R7和R9的并联电阻与所述电阻R8和R10的并联电阻将电源VDD2分压后的电压,该电压值大于低电平而小于高电平1的电压;
由于输出端Vo的输出信号Vo为高电平2,所以,检测芯片(如单片机)可以判定所述输入模块10的输入端Vin1、Vin2都为高电平。
需要说明的是,所述电阻R11的取值,要远大于所述电阻R7、R9,如电阻R7、R9取值为1kΩ,则R11取值应为1MΩ。
需要说明的是,检测输出信号Vo与检测输入信号Vin1、Vin2的信号状态对应关系,应预先存储在检测芯片(如单片机)中。
在本实用新型中,具体实现上,需要说明的是,所述第一电源模块30和第二电源模块40是两个独立电源,而且不共地。
在本实用新型中,具体实现上,需要说明的是,第一电源模块30和第二电源模块40可以采用现有的电源模块,例如可以采用现有BMS技术方案中普遍应用的电源电路,技术人员无需创新即可轻松获得并应用,其技术方案均不属于本实用新型的技术方案,故在此不作具体解释。
实施例二,参见图3、图4,此时,检测输入信号1和检测输入信号2是共地信号。
在本实用新型中,具体实现上,如图3、图4所示,当检测输入信号Vin1、Vin2是共地信号,那么,此时输入模块10包括电阻R1和电阻R2:
其中,电阻R1的第1管脚,作为输入模块10的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接所述输出模块20的输入端A2(具体为输出模块20中的开关管Q3的栅极G)连接,用于为所述输出模块20输出控制信号A2;
其中,电阻R2的第1管脚,作为输入模块10的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接所述输出模块20的输入端A1(具体为输出模块20中的开关管Q4的栅极G),用于为所述输出模块20输出控制信号A1。
需要说明的是,图4中的输出模块20的结构设计和工作原理,与图2中的输出模块20的结构设计和工作原理相同,在此不再赘述。
需要说明的是,对于本实用新型,如果检测输入信号Vin1、Vin2是共地信号,那么,参见图3、图4所示,就可以删除图2中输入模块10电阻R3~R4和光耦Q6~Q7,并将所述开关管Q2的集电极C连接A1端,所述开关管Q2的集电极C连接A2端,同时去掉输入模块10的电源输入端,无需配置第一电源模块30,只需要为输出模块20配置第二电源模块40,连接第二电源模块的输出端VDD2即可。
需要说明的是,对于本实用新型,通过一个输入输出端口的信号状态,即可以表征两路输入信号的状态,可实现并行检测多路信号,保证信号检测的同步性,还节约了单片机的I/O(输入输出端口)资源。
综上所述,与现有技术相比较,本实用新型提供的一种具有多态输出的信号检测电路,其设计科学,可以通过一个输出端口具有的四种信号状态来表征两个输入信号状态,实现了信号并行检测,不但节省了信号处理芯片(如单片机)的输入输出端口数量,还减小了因为检测时延而造成的检测误差,具有重大的生产实践意义。
对于本实用新型的技术方案,硬件电路设计科学,电子元器件为普遍应用型号,易于选型且元器件价格低廉,因此,本实用新型的技术方案具有很强的实用价值和市场推广价值。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (5)
1.一种具有多态输出的信号检测电路,其特征在于,包括输入模块(10)、输出模块(20)和第二电源模块(40);
其中,输入模块(10)的输入端Vin1,用于接收检测输入信号1;
输入模块(10)的输入端Vin2,接收检测输入信号2;
输入模块(10)的第一输出端,连接输出模块(20)的输入端A1,用于为所述输出模块(20)提供控制信号A1;
输入模块(10)的第二输出端,连接输出模块(20)的输入端A2,用于为所述输出模块(20)提供控制信号A2;
其中,输出模块(20)的输入端A1,连接输入模块(10)的第一输出端,用于接收输入模块(10)输出的控制信号A1;
输出模块(20)的输入端A2,连接输入模块(10)的第二输出端,用于接收输入模块(10)输出的控制信号A2;
输出模块(20)的电源输入端,连接第二电源模块(40)的输出端VDD2,用于接收直流电源VDD2;
输出模块(20)的输出端Vo,连接检测芯片(50),用于为所述检测芯片提供检测输出信号Vo;
该检测输出信号包括四种状态:0V、低电平、高电平2和高电平1,其中,高电平1的电压大于高电平2的电压。
2.如权利要求1所述的具有多态输出的信号检测电路,其特征在于,当检测输入信号1和检测输入信号2不是共地信号时,还包括第一电源模块(30);
其中,输入模块(10)的电源输入端,连接第一电源模块(30)的输出端VDD1,用于接收直流电源VDD1。
3.如权利要求2所述的具有多态输出的信号检测电路,其特征在于,输入模块(10)包括:电阻R1~R4、开关管Q1~Q2和光耦Q56~Q57;
其中,电阻R1的第1管脚,作为输入模块(10)的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接光耦Q6的第2管脚;
光耦Q6的第1管脚,连接电阻R3的第2管脚;
光耦Q6的第3管脚,作为输入模块(10)的第一输出端,与所述输出模块(20)的输入端A1连接,用于为所述输出模块(20)输出控制信号A1;
光耦Q6的第4管脚,连接接地端GND2;
其中,电阻R2的第1管脚,作为输入模块(10)的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接光耦Q7的第2管脚;
光耦Q7的第1管脚,连接电阻R4的第2管脚;
光耦Q7的第3管脚,作为输入模块(10)的第二输出端,与所述输出模块(20)的输入端A2连接,用于为所述输出模块(20)输出控制信号A2;
光耦Q7的第4管脚,连接接地端GND2;
电阻R3和电阻R4的第1管脚,在汇流相交后,作为所述输入模块(10)的电源输入端,与第一电源模块(30)的输出端VDD1连接,用于接收直流电源VDD1。
4.如权利要求2所述的具有多态输出的信号检测电路,其特征在于,输出模块(20)包括:电阻R5~R11、开关管Q3~Q5和二极管D1,其中:
电阻R5和电阻R6的第1管脚,作为所述输出模块(20)的电源输入端,连接所述电源模块(40)的输出端VDD2,用于接收直流电源VDD2,如5V;
电阻R5的第1管脚,还分别连接电阻R7的第1管脚、电阻R11的第1管脚和电阻R9的第1管脚;
电阻R5的第2管脚,作为所述输出模块(20)的输入端A1,连接所述输入模块(10)的第一输出端,用于接收控制信号A1;
电阻R6的第2管脚,作为所述输出模块(20)的输入端A2,连接所述输入模块(10)的第二输出端,用于接收控制信号A2;
电阻R5的第2管脚,还连接开关管Q4的栅极G;
开关管Q4的源极S,连接电阻R7的第2管脚;
开关管Q4的漏极D,作为输出模块(20)的输出端Vo,用于输出检测输出信号Vo给检测芯片(50);
开关管Q4的漏极D,还分别连接二极管D1的阳极、电阻R10的第1管脚和开关管Q5的漏极D;
二极管D1的阴极,连接电阻R8的第1管脚;
开关管Q3的源极S,分别连接电阻R8的第2管脚、电阻R11的第2管脚和开关管Q5的栅极G;
开关管Q3的漏极D,连接接地端GND2;
开关管Q3的栅极G,作为所述输出模块(20)的输入端A2,连接所述输入模块(10)的第二输出端,用于接收控制信号A2;
开关管Q3的栅极G,还连接电阻R6的第2管脚;
其中,开关管Q5的源极S,连接电阻R9的第2管脚;
电阻R10的第2管脚,连接接地端GND2。
5.如权利要求1所述的具有多态输出的信号检测电路,其特征在于,当检测输入信号Vin1、Vin2是共地信号,输入模块(10)包括电阻R1和电阻R2:
其中,电阻R1的第1管脚,作为输入模块(10)的输入端Vin1,用于接收检测输入信号1;
电阻R1的第2管脚,连接开关管Q1的基极B;
开关管Q1的发射极E,连接接地端GND1;
开关管Q1的集电极C,连接所述输出模块(20)的输入端A2连接,用于为所述输出模块(20)输出控制信号A2;
其中,电阻R2的第1管脚,作为输入模块(10)的输入端Vin2,用于接收检测输入信号2;
电阻R2的第2管脚,连接开关管Q2的基极B;
开关管Q2的发射极E,连接接地端GND1;
开关管Q2的集电极C,连接所述输出模块(20)的输入端A1,用于为所述输出模块(20)输出控制信号A1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121145443.1U CN216013585U (zh) | 2021-05-26 | 2021-05-26 | 一种具有多态输出的信号检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121145443.1U CN216013585U (zh) | 2021-05-26 | 2021-05-26 | 一种具有多态输出的信号检测电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216013585U true CN216013585U (zh) | 2022-03-11 |
Family
ID=80585780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121145443.1U Active CN216013585U (zh) | 2021-05-26 | 2021-05-26 | 一种具有多态输出的信号检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216013585U (zh) |
-
2021
- 2021-05-26 CN CN202121145443.1U patent/CN216013585U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103186441B (zh) | 切换电路 | |
US20220036805A1 (en) | Timing control board, drive device and display device | |
CN110619923A (zh) | 一种整合usb2.0和usb3.0通讯芯片的测试电路以及测试架 | |
CN216013585U (zh) | 一种具有多态输出的信号检测电路 | |
CN113359017A (zh) | 一种具有多态输出的信号检测电路 | |
CN106933215B (zh) | 一种基于pxi总线的遥测系统外接口通用等效器 | |
CN216216832U (zh) | 一种双输入信号同步检测电路 | |
US11874323B2 (en) | JTAG-based burning device | |
US9680449B2 (en) | Encoder input device | |
US20210367601A1 (en) | Multi-level drive data transmission circuit and method | |
CN107562671B (zh) | 通讯总线供电电路 | |
CN212935946U (zh) | 一种总线地址自动检测装置及系统 | |
JP2009003915A (ja) | 変換回路 | |
CN105590610B (zh) | 液晶面板驱动系统中的切角电路 | |
CN211831031U (zh) | 一种网络切换电路 | |
CN109960677B (zh) | 一种用于usb接口的扩展电路 | |
US8713392B2 (en) | Circuitry testing module and circuitry testing device | |
CN210575025U (zh) | 一种显示面板的供电电路 | |
CN210958339U (zh) | 一种数字型组合按键电路 | |
CN206302404U (zh) | 一种键盘扫描电路及数控系统 | |
CN113572468A (zh) | 一种双输入信号同步检测电路 | |
CN217037163U (zh) | 电平转换电路 | |
CN113255864B (zh) | 电子标签驱动电路、驱动器装置及多电子标签显示的方法 | |
CN217544123U (zh) | 一种芯片级联显示电路、显示装置和空调器 | |
TWM561823U (zh) | 串列式訊號傳輸控制模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |