CN215771146U - 显示面板和显示装置 - Google Patents

Abstract

本实用新型公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括衬底基板；第一晶体管和第二晶体管位于衬底基板上，第一晶体管包括第一有源层，第一有源层包含硅，第二晶体管包括第二有源层，第二有源层包含氧化物半导体材料；屏蔽层位于第一有源层背离衬底基板的一侧，且位于第二有源层背离衬底基板的一侧；以垂直于衬底基板的方向为投影方向，屏蔽层完全覆盖第二有源层。显示装置包括上述显示面板。本实用新型通过在氧化物半导体晶体管的第二有源层上方完全覆盖一层屏蔽层，以阻挡屏蔽层上方的有机层以及封装层等中的氢元素扩散至第二晶体管中，进而可以避免对第二晶体管造成损伤，有利于提高显示面板的整体显示效果。

Description

显示面板和显示装置

技术领域

本实用新型涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。

背景技术

显示装置在屏幕上以图像方式提供各种信息，是信息通信的核心技术。这样的显示装置正变得越来越薄、越来越轻、并且更容易携带，以及拥有更高的性能。随着这种趋势，有机发光显示(Organic Light Emitting Diode，OLED)装置正引起注意，一般显示器诸如有机发光二极管显示器具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素包括发光二极管和用于控制向发光二极管施加信号的薄膜晶体管。薄膜显示驱动器电路通常被包括在显示器中。例如，显示器上的栅极驱动器电路和像素驱动电路可由薄膜晶体管形成。

在典型的OLED装置中，像素驱动电路和有机发光元件是形成于基板上，并且从有机发光元件发射的光可以通过基板或阻挡层，从而显示图像。但是有机发光元件可能会由于内部因素而容易劣化，诸如由于氧气或水分导致的电极和发射层的劣化、由发射层和界面之间的反应引起的劣化等等，以及由于诸如水分、氧气、紫外线和装置的加工限制之类的外部因素而容易劣化。在这些因素中，氧气和水分严重地影响OLED装置的寿命，因此OLED装置的封装非常重要。但是现有技术中往往还存在OLED装置的封装对显示面板中薄膜晶体管性能有影响，进而影响显示效果的问题。

随着显示技术的发展，在市场竞争的推动下，显示效果更优越的显示装置受到了越来越多的追捧。因此，如何提供一种可以避免OLED装置的封装对显示面板中的薄膜晶体管产生影响，进而可以提高显示品质的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。

实用新型内容

有鉴于此，本实用新型提供了一种显示面板和显示装置，以解决现有技术中存在OLED装置的封装对显示面板中薄膜晶体管性能有影响，进而影响显示效果的问题。

本实用新型公开了一种显示面板，包括：衬底基板；第一晶体管和第二晶体管，第一晶体管和第二晶体管位于衬底基板上，第一晶体管包括第一有源层，第一有源层包含硅，第二晶体管包括第二有源层，第二有源层包含氧化物半导体材料；屏蔽层，屏蔽层位于第一有源层背离衬底基板的一侧，且位于第二有源层背离衬底基板的一侧；其中，以垂直于衬底基板的方向为投影方向，屏蔽层完全覆盖第二有源层。

基于同一实用新型构思，本实用新型还公开了一种显示装置，该显示装置包括上述显示面板。

与现有技术相比，本实用新型提供的显示面板和显示装置，至少实现了如下的有益效果：

本实用新型提供的显示面板中至少包括不同类型的第一晶体管和第二晶体管，第一晶体管为硅晶体管，第二晶体管为氧化物半导体晶体管，硅晶体管的第一晶体管相对于氧化物半导体晶体管的第二晶体管而言，硅晶体管对于外界环境中的氢(H)元素、水氧等没有氧化物半导体晶体管敏感，即第二晶体管的第二有源层包含氧化物半导体，其中包含金属材料，对于H元素非常敏感。相关技术中，在显示面板的制程过程中，在第二晶体管形成后，上方还会设置多个绝缘层以及封装层，而绝缘层与封装层中，包含氮化硅等材料以及有机材料，氮化硅等材料以及有机材料中均包含较多的H元素，随着时间变化，H元素容易扩散至第二晶体管中，导致第二晶体管的受到侵蚀，容易造成第二晶体管失效，影响显示品质。本实用新型在显示面板的衬底基板上还设置了屏蔽层，屏蔽层位于第一有源层背离衬底基板的一侧，且屏蔽层也位于第二有源层背离衬底基板的一侧；其中，以垂直于衬底基板的方向为投影方向，屏蔽层完全覆盖第二有源层，即本实用新型通过在氧化物半导体晶体管的第二晶体管的第二有源层上方完全覆盖一层屏蔽层，从而可以阻挡屏蔽层上方的有机层以及封装层等中的H元素扩散至第二晶体管中，进而可以避免对第二晶体管造成损伤，有利于提高显示面板的整体显示效果。

当然，实施本实用新型的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。

图1是本实用新型实施例提供的一种显示面板的平面结构示意图；

图2是图1中A区域的局部膜层剖面结构示意图；

图3是本实用新型实施例提供的一种像素电路的连接结构示意图；

图4是图1中A区域的另一种局部膜层剖面结构示意图；

图5是图1中A区域的另一种局部膜层剖面结构示意图；

图6是图1中A区域的另一种局部膜层剖面结构示意图；

图7是本实用新型实施例提供的像素电路的俯视结构示意图；

图8是本实用新型实施例提供的另一种显示面板的平面结构示意图；

图9是图8中一个子像素的局部放大结构示意图；

图10是本实用新型实施例提供的显示面板的局部平面结构示意图；

图11是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图12是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图13是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图14是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图15是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图16是本实用新型实施例提供的显示面板的另一种局部平面结构示意图；

图17是图1中A区域的另一种局部膜层剖面结构示意图；

图18是本实用新型实施例提供的另一种显示面板的平面结构示意图；

图19是图1中A区域的另一种局部膜层剖面结构示意图；

图20是图1中A区域的另一种局部膜层剖面结构示意图；

图21是本实用新型实施例提供的另一种像素电路的连接结构示意图；

图22是图1中A区域的另一种局部膜层剖面结构示意图；

图23是图1中A区域的另一种局部膜层剖面结构示意图；

图24是本实用新型实施例提供的一种显示装置的平面结构示意图。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

请参考图1和图2，图1是本实用新型实施例提供的一种显示面板的平面结构示意图，图2是图1中A区域的局部膜层剖面结构示意图，本实施例提供的一种显示面板000，包括：

衬底基板10；

第一晶体管20和第二晶体管30，第一晶体管20和第二晶体管30位于衬底基板10上，第一晶体管20包括第一有源层201，第一有源层201包含硅，第二晶体管30包括第二有源层301，第二有源层301包含氧化物半导体材料；可选的，第一有源层201和第二有源层301位于不同膜层；

屏蔽层40，屏蔽层40位于第一有源层201背离衬底基板10的一侧，且位于第二有源层301背离衬底基板10的一侧；其中，

以垂直于衬底基板10的方向为投影方向Z，屏蔽层40完全覆盖第二有源层301。

本实施例解释说明了显示面板000包括衬底基板10，衬底基板10作为承载基板，用于作为显示面板000各膜层结构的载体。衬底基板10上至少制作有第一晶体管20和第二晶体管30，其中，第一晶体管20包括第一有源层201，第一有源层201包含硅，即第一晶体管20为硅晶体管，硅可以使用低温方法来沉积的多晶硅，即LTPS(Low Temperature Poly-silicon)或低温多晶硅。第二晶体管30包括第二有源层301，第二有源层301包含氧化物半导体材料，即第二晶体管30为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即IGZO(Indium Gallium Zinc Oxide)。

可以理解的是，如图1所示，本实施例的显示面板000可以包括多个子像素00，每个子像素00可以包括像素电路50(图1中以框图示意)，显示面板000还可以包括为像素电路50提供驱动信号的驱动电路60(如栅极驱动电路，图1中以框图示意)，第一晶体管20和第二晶体管30可以为驱动电路60中的晶体管，即驱动电路60包括第一晶体管20和/或第二晶体管30；第一晶体管20和第二晶体管30也可以为像素电路50中的晶体管，即像素电路50包括第一晶体管20和/或第二晶体管30。例如图3(图3是本实用新型实施例提供的一种像素电路的连接结构示意图)所示的7T1C(指包括7个晶体管1个电容)的像素电路中至少包括不同类型的第一晶体管20和第二晶体管30时，硅晶体管的第一晶体管20由于迁移率高，稳定性好，可以用作该像素电路中的晶体管T3、晶体管T1、晶体管T2、晶体管T6、晶体管T7，而氧化物半导体晶体管的第二晶体管30由于截止状态的漏电小，可以用做该像素电路中连接电容C1的晶体管T4和晶体管T5，以维持电容C1的电压稳定，实现低频显示。本实施例的图2仅以像素电路50包括第一晶体管20和第二晶体管30为例进行示例说明，但不仅限于此，显示面板000的其他电路如为像素电路提供驱动信号的驱动电路也可以包括上述第一晶体管20和第二晶体管30，本实施例不作赘述。

由于显示面板000中的第一晶体管20为硅晶体管，第二晶体管30为氧化物半导体晶体管，硅晶体管的第一晶体管20相对于氧化物半导体晶体管的第二晶体管30而言，第一晶体管20的载流子迁移速率较快，且第一晶体管20的第一有源层201包括硅，而第二晶体管30中的第二有源层301包括氧化物半导体，硅晶体管对于外界环境中的氢(H)元素、水氧等没有氧化物半导体晶体管敏感，即第二晶体管30的第二有源层301包含氧化物半导体，其中包含金属材料，对于H元素非常敏感。相关技术中，在显示面板000的制程过程中，在第二晶体管30形成后，上方还会设置多个绝缘层以及封装层，而绝缘层与封装层中，包含氮化硅等材料以及有机材料，氮化硅等材料以及有机材料中均包含较多的H元素，随着时间变化，H元素容易扩散至第二晶体管30中，导致第二晶体管30的受到侵蚀，容易造成第二晶体管30失效，影响显示品质。

为了解决上述问题，本实施例在显示面板000的衬底基板10上还设置了屏蔽层40，屏蔽层40位于第一有源层201背离衬底基板10的一侧，且屏蔽层40也位于第二有源层301背离衬底基板10的一侧；其中，以垂直于衬底基板10的方向为投影方向Z，屏蔽层40完全覆盖第二有源层301，即本实施例通过在氧化物半导体晶体管的第二晶体管30的第二有源层301上方完全覆盖一层屏蔽层40，从而可以阻挡屏蔽层40上方的有机层以及封装层等中的H元素扩散至第二晶体管30中，进而可以避免对第二晶体管30造成损伤，有利于提高显示面板000的整体显示效果。

需要说明的是，本实施例以第一晶体管20和第二晶体管30均为顶栅结构的晶体管为例进行示例说明，具体实施时，第一晶体管20和第二晶体管30还可以为其他底栅结构的晶体管等。本实施例对于显示面板000包括的像素电路和为像素电路提供驱动信号的驱动电路的电路结构不作具体限定，仅需满足驱动电路中可以包括第一晶体管20和/或第二晶体管30，像素电路中可以包括第一晶体管20和/或第二晶体管30，使显示面板000的衬底基板10上至少有两个不同类型的晶体管即可，具体实施时，可根据相关技术中，显示面板000为了实现显示功能所设计的像素电路和驱动电路的结构进行理解。

可以理解的是，本实施例的图1-图2仅是示例性画出了显示面板000的平面结构和局部膜层的剖面结构，显示面板000包括的结构不仅限于此，还可以包括其他能够实现显示面板相关功能的膜层结构，显示面板000可以为有机发光显示面板，如扫描信号线、数据信号线、各个绝缘层、发光层、电极层、电源信号线等，本实施例在此不作赘述，具体实施时，可参考相关技术中显示面板的结构进行理解。

在一些可选实施例中，请继续结合参考图1、图2和图4，图4是图1中A区域的另一种局部膜层剖面结构示意图，本实施例中，显示面板000包括驱动电路60、像素电路50和发光元件70；可选的，发光元件70可以为发光二极管，像素电路50与发光元件70电连接，驱动电路60用于为像素电路50提供驱动信号，像素电路50为发光元件70提供驱动电流，第一晶体管20与第二晶体管30位于驱动电路60或者像素电路50；其中，

第一晶体管20包括第一栅极20G、第一源极20S和第一漏极20D；

第二晶体管30包括第二栅极30G、第二源极30S和第二漏极30D；其中，屏蔽层40位于第二源极30S和第二漏极30D背离衬底基板10的一侧。可选的，由于第一有源层201包含硅，第二有源层301包含氧化物半导体材料，即第一有源层201和第二有源层301为不同膜层，图中以第二有源层301位于第一有源层201背离衬底基板10一侧为例进行示例说明。此时第一栅极20G和第二栅极30G可以在显示面板中的同一膜层，此时第一晶体管20为顶栅结构的晶体管，第二晶体管30为底栅结构的晶体管(如图2所示)，第一晶体管20的第一源极20S、第一漏极20D和第二晶体管30的第二源极30S、第二漏极30D可以位于同一膜层；或者，第一栅极20G和第二栅极30G可以在显示面板中的不同膜层，第二栅极30G所在膜层可以位于第一栅极20G所在膜层背离衬底基板10的一侧，此时第一晶体管20和第二晶体管30均为顶栅结构的晶体管(如图4所示)，第一晶体管20的第一源极20S、第一漏极20D和第二晶体管30的第二源极30S、第二漏极30D可以位于同一膜层；

本实施例解释说明了显示面板000可以包括像素电路50和为像素电路50提供驱动信号的驱动电路60，例如驱动电路60可以为栅极驱动电路，栅极驱动电路60与扫描信号线G电连接(图中未示意)，扫描信号线G与第一晶体管20的第一栅极20G和第二晶体管30的第二栅极30G电连接，用于为每个子像素00的像素电路50提供扫描驱动信号，像素电路50可以电连接发光元件70，像素电路50为发光元件70提供驱动电流，控制发光元件70发光。本实施例的硅晶体管的第一晶体管20与氧化物半导体晶体管的第二晶体管30可以位于驱动电路60或者像素电路50；其中，第二晶体管30包括第二栅极30G、第二源极30S和第二漏极30D，屏蔽层40位于第二源极30S和第二漏极30D背离衬底基板10的一侧，用于在垂直于衬底基板10的方向为投影方向Z上完全覆盖第二有源层301，从而可以阻挡屏蔽层40上方的有机层以及封装层等中的H元素扩散至第二晶体管30中，进而可以避免对第二晶体管30造成损伤，有利于提高显示面板000的整体显示效果。

在一些可选实施例中，请继续结合参考图1-图4，本实施例中，显示面板000还包括第一电源信号线80，用于为像素电路50提供第一电源信号PVDD；其中，屏蔽层40上施加第一电源信号PVDD。

本实施例解释说明了像素电路50一般连接有第一电源信号线80，第一电源信号线80接入第一电源信号PVDD，用于为像素电路50提供第一电源信号PVDD，如图3所示的7T1C的像素电路50中电容C1和晶体管T1连接的第一电源信号PVDD。本实施例的屏蔽层40上施加第一电源信号PVDD，即将屏蔽层40复用作第一电源信号线80使用，不仅可以利用屏蔽层40阻挡其上方的有机层以及封装层等中的H元素扩散至第二晶体管30中，进而可以避免对第二晶体管30造成损伤，有利于提高显示面板000的整体显示效果，为氧化物半导体晶体管的第二晶体管30提供有效保障，还可以利用屏蔽层40提供第一电源信号PVDD，由于屏蔽层40位于第二晶体管30的第二有源层301背离衬底基板10的一侧，可选的屏蔽层40也位于第二晶体管30的第二源极30S、第二漏极30D所在膜层背离衬底基板10的一侧，因此与屏蔽层40同层的走线较少，进而可以将第一电源信号线80设置得较宽，有利于降低第一电源信号线80的电阻，提升第一电源信号PVDD的传输能力。

可以理解的是，本实施例对于第一电源信号线80的宽度不作具体限定，仅需满足不影响屏蔽层40的其他走线，避免短路的同时，又可以完全覆盖第二晶体管30的第二有源层301即可。

在一些可选实施例中，请结合参考图1、图3、图5和图6，图5是图1中A区域的另一种局部膜层剖面结构示意图，图6是图1中A区域的另一种局部膜层剖面结构示意图，本实施例中，显示面板000还包括第一电源信号线80，用于为像素电路50提供第一电源信号PVDD，第一电源信号线80位于第一金属层M1，屏蔽层40位于第二金属层M2，第二金属层M2位于第一金属层M1背离衬底基板10的一侧；其中，

第一电源信号线80通过过孔90与屏蔽层40连接。

本实施例解释说明了像素电路50一般连接有第一电源信号线80，第一电源信号线80接入第一电源信号PVDD，用于为像素电路50提供第一电源信号PVDD，如图3所示的7T1C的像素电路50中电容C1和晶体管T1连接的第一电源信号PVDD。本实施例的屏蔽层40上也可以施加第一电源信号PVDD，即为像素电路50提供第一电源信号PVDD的结构可以为两层并联设置的结构，位于第一金属层M1的第一电源信号线80和位于第二金属层M2的屏蔽层40，第一电源信号线80通过过孔90与屏蔽层40实现并联电连接(图5和图6示意的局部膜层剖面图即为过孔90处的剖面示意图)，其中第二金属层M2位于第一金属层M1背离衬底基板10的一侧，可选的，第一金属层M1可以为第一晶体管20的第一源极20S、第一漏极20D和第二晶体管30的第二源极30S、第二漏极30D所在膜层。本实施例将第二金属层M2的屏蔽层40复用作第一电源信号线80使用，不仅可以利用屏蔽层40阻挡其上方的有机层以及封装层等中的H元素扩散至第二晶体管30中，进而可以避免对第二晶体管30造成损伤，有利于提高显示面板000的整体显示效果，为氧化物半导体晶体管的第二晶体管30提供有效保障，还可以利用第二金属层M2的屏蔽层40与第一金属层M1的第一电源信号线80通过过孔90电连接，实现第一电源信号线80与屏蔽层40的并联连接，进而可以降低第一电源信号线80上的电阻，提升第一电源信号PVDD的传输能力。

可以理解的是，本实施例的显示面板000还可以包括其他金属膜层，例如位于第一金属层M1背离第二金属层M2一侧的用于制作第一晶体管20的第一栅极20G和第二晶体管30的第二栅极30G的金属膜层等，本实施例不作具体赘述。

在一些可选实施例中，请结合参考图1-图6、图7，图7是本实用新型实施例提供的像素电路的俯视结构示意图，本实施例中，一个像素电路50包括至少一个第二晶体管30；

第一电源信号线80沿第一方向Y延伸，像素电路50包括第一区域50A和第二区域50B，第一区域50A和第二区域50B沿第一方向Y排列，第一区域50A包括第二晶体管30，第二区域50B不包含第二晶体管30；其中，

沿第二方向X，屏蔽层40在第一区域50A的宽度W1大于在第二区域50B的宽度W2，第二方向X垂直于第一方向Y。

本实施例解释说明了一个像素电路50包括至少一个第二晶体管30，为像素电路50提供第一电源信号PVDD的第一电源信号线80沿第一方向Y延伸，且像素电路50包括沿第一方向Y排列的第一区域50A和第二区域50B，第二晶体管30位于第一区域50A，第二区域50B不包含第二晶体管30，则本实施例设置沿第二方向X，屏蔽层40在第一区域50A的宽度W1大于在第二区域50B的宽度W2，第二方向X垂直于第一方向Y，从而可以在屏蔽层40复用作第一电源信号线80，或者屏蔽层40与第一电源信号线80通过过孔90并联电连接时，使屏蔽层40在包含氧化物半导体晶体管的第二晶体管30的第一区域50A的宽度W1大于屏蔽层40在不包含氧化物半导体晶体管的第二晶体管30的第二区域50B的宽度W2，可以保证屏蔽层40对第二晶体管30的保护效果，还可以保证像素电路50中第一电源信号线80的电阻的同时，在不设置氧化物半导体晶体管的第二晶体管30的第二区域50B，第一电源信号线80的宽度可以适当减窄，有利于进行第二区域50B走线的避让，避免像素电路50中产生较大的寄生电容，影响像素电路50的驱动效果。

需要说明的是，本实施例的图7仅是示意性画出像素电路50的俯视结构示意图，具体实施时，像素电路50中各晶体管、电容的布设连接结构不局限于此，还可以为其他布设结构，仅需满足像素电路50中，屏蔽层40在包含氧化物半导体晶体管的第二晶体管30的第一区域50A的宽度W1大于屏蔽层40在不包含氧化物半导体晶体管的第二晶体管30的第二区域50B的宽度W2即可，本实施例不作具体限定。

在一些可选实施例中，请结合参考图1-图6、图8和图9，图8是本实用新型实施例提供的另一种显示面板的平面结构示意图，图9是图8中一个子像素的局部放大结构示意图(可以理解的是，为了清楚示意屏蔽层40与第一驱动信号线100交叠关系，图9中进行了透明度填充)，本实施例中，显示面板000包括第一驱动信号线100，第一驱动信号线100位于第一金属层M1或者第三金属层M3，第三金属层M3位于第一金属层M1靠近衬底基板10的一侧；

像素电路50包括至少一个第二晶体管30，且，第一驱动信号线100与第二晶体管30的第二源极30S、第二漏极30D或者第二栅极30G中的至少一者连接，用于为第二晶体管30提供第一驱动信号，或者通过第一驱动信号控制第二晶体管30的开启和关断；其中，

屏蔽层40与第一驱动信号线100的至少部分区域相互交叠。

本实施例解释说明了显示面板000可以包括多个子像素00，每个子像素00可以包括像素电路50，显示面板000还可以包括为像素电路50提供驱动信号的驱动电路60(如栅极驱动电路、源极驱动电路等)，显示面板000还可以包括多条第一驱动信号线100，可选的，第一驱动信号线100可以为扫描信号线G或数据信号线S，当第一驱动信号线100为扫描信号线G时，第一驱动信号线100可以位于第三金属层M3，第三金属层M3位于第一金属层M1靠近衬底基板10的一侧，第二晶体管30的第二栅极30G可位于第三金属层M3，第一驱动信号线100可以与第二晶体管30的第二栅极30G(或者第一晶体管20的第一栅极20G)连接，第一驱动信号线100与驱动电路60(栅极驱动电路)电连接，驱动电路60为第一驱动信号线100提供扫描驱动信号，第一驱动信号线100接入的第一驱动信号控制第二晶体管30(或者第一晶体管20)的开启和关断。当第一驱动信号线100为数据信号线S时，第一驱动信号线100可以位于第一金属层M1(即与第二晶体管30的第二源极30S、第二漏极30D同一膜层)，第一驱动信号线100可以与第二晶体管30的第二源极30S或第二漏极30D(或者第一晶体管20的第一源极30S、第一漏极30D)连接，第一驱动信号线100与驱动电路60(源极驱动电路或者是驱动芯片等)电连接，驱动电路60为第一驱动信号线100提供第一驱动信号。本实施例设置显示面板000包括第一驱动信号线100，第一驱动信号线100至少与第二晶体管30之间是相互连接，为了充分保证屏蔽层40起到保护第二晶体管30的作用，则屏蔽层40与第一驱动信号线100的至少部分区域相互交叠，从而更好的保证屏蔽层40对第二晶体管30的保护效果。

可以理解的是，本实施例上述图8示意的实施例仅以第一驱动信号线100为扫描信号线G或者数据信号线S为例进行示例说明，具体实施时，第一驱动信号线100还可以为其他驱动信号线，如参考电压信号线等，本实施例不作具体限定，仅需满足第一驱动信号线100与第二晶体管30相互连接时，屏蔽层40覆盖第一驱动信号线100的至少部分区域即可，本实施例不作具体限定。

在一些可选实施例中，请结合参考图1-图9和图10、图11，图10是本实用新型实施例提供的显示面板的局部平面结构示意图，图11是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图10和图11中进行了透明度填充)，本实施例中，一个像素电路50包括至少一个第二晶体管30；

屏蔽层40包括多个屏蔽区401，一个屏蔽区401至少覆盖一个位于像素电路50的第二晶体管30，相邻屏蔽区401沿第三方向X2排列，相邻屏蔽区401之间的间隔沿第四方向Y2延伸；其中，

第一驱动信号线100沿第四方向Y2延伸，以垂直于衬底基板10的方向为投影方向Z，第一驱动信号线100与相邻屏蔽区401之间的间隔400相互交叠；

第三方向X2与第四方向Y2相互垂直。

本实施例解释说明了屏蔽层40可以包括多个屏蔽区401，一个屏蔽区401至少覆盖一个位于像素电路50的第二晶体管30，即可以使像素电路50中的每个氧化物半导体晶体管上方均有屏蔽层40覆盖。相邻屏蔽区401沿第三方向X2(图10中的横方向)排列，相邻屏蔽区401之间的间隔400沿第四方向Y2(图10中的纵方向)延伸，第三方向X2与第四方向Y2相互垂直，第一驱动信号线100可以为沿第四方向Y2延伸的数据信号线S，以垂直于衬底基板10的方向为投影方向Z，第一驱动信号线100与相邻屏蔽区401之间的间隔400相互交叠；可选的，如图11所示，若相邻屏蔽区401沿第三方向X2(图11中的纵方向)排列，相邻屏蔽区401之间的间隔400沿第四方向Y2(图11中的横方向)延伸，第三方向X2与第四方向Y2相互垂直，第一驱动信号线100可以为沿第四方向Y2延伸的扫描信号线G，以垂直于衬底基板10的方向为投影方向Z，第一驱动信号线100与相邻屏蔽区401之间的间隔400相互交叠，从而可以使得在第一驱动信号线100延伸的方向上，屏蔽层40尽量不设置，进而可以尽量避免屏蔽层40与第一驱动信号线100产生交叠，避免二者之间产生不必要的寄生电容而增大负载，影响像素电路的驱动效果。

需要说明的是，本实施例的图10和图11仅是示例性画出屏蔽层40的各个屏蔽区401的形状和大小，具体实施时，屏蔽区401的形状不局限于此，具体可根据第二晶体管30的第二有源层301的形状和大小设置，仅需满足屏蔽层40能够完全覆盖第二晶体管30的第二有源层301即可，本实施例不作赘述。

可选的，如图12所示，图12是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图12中进行了透明度填充)，一个像素电路50包括多个第二晶体管30，屏蔽层40可以包括多个屏蔽区401，每个屏蔽区401与一个第二晶体管30相互交叠，从而可以使每个第二晶体管30的第二有源层301上方具有屏蔽区401覆盖，从而保证屏蔽层40保护第二晶体管30的效果。

在一些可选实施例中，请结合参考图1-图9和图13，图13是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图13中进行了透明度填充)，一个像素电路50包括多个第二晶体管30，屏蔽层40的一个屏蔽区401可以设计为至少对应一个像素电路50中全部的第二晶体管30，即屏蔽层40的一个屏蔽区401的形状可以设计为覆盖一个像素电路50中的两个第二晶体管30，或者屏蔽层40的一个屏蔽区401的形状可以设计为覆盖一个像素电路50中的三个第二晶体管30或者屏蔽层40的一个屏蔽区401的形状可以设计为覆盖一个像素电路50中的多个第二晶体管30等(图13中以一个像素电路50中包括两个第二晶体管30为例进行示例说明)，从而可以使每个像素电路50的第二晶体管30上方的各个屏蔽区401连续不断开，有利于简化屏蔽层40的制作工艺，提高制程效率。

需要说明的是，本实施例的图13仅是示例性画出屏蔽层40的各个屏蔽区401的形状和大小，具体实施时，屏蔽区401的形状不局限于此，具体可根据一个像素电路50中多个第二晶体管30的第二有源层301形成的形状和大小设置，仅需满足屏蔽层40能够完全覆盖全部第二晶体管30的第二有源层301即可，本实施例不作赘述。

在一些可选实施例中，请结合参考图1-图9和图14，图14是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图14中进行了透明度填充)，本实施例中，相邻屏蔽层40之间通过第一金属层M1相互电连接。

本实施例解释说明了每个像素电路50的第二晶体管30上方覆盖有对其起到保护作用的屏蔽层40时，由于一般一个像素电路50对应的子像素00呈阵列排布，因此，各个像素电路50的第二晶体管30上方的屏蔽层40也可以呈现阵列排布的结构，沿第四方向Y2排布的相邻两个屏蔽层40之间可以通过设置于第一金属层M1的连接结构实现相互电连接，可选的，沿第三方向X2排布的相邻两个屏蔽层40之间可以不设置位于第一金属层M1的连接结构，以避免与数据信号线S交叠短路；当屏蔽层40接入第一电源信号PVDD时，可以将设置于第一金属层M1的连接结构作为第一电源信号线80使用(如图5和图6的实施例所示，不同膜层连接处可设置过孔90，图14中未示意)，从而在实现了第四方向Y2上相邻的两个屏蔽层40之间通过第一金属层M1相互电连接为一整体结构的同时，还可以实现第一电源信号线80(设置于第一金属层M1的连接结构)与屏蔽层40的并联连接，进而可以降低第一电源信号线80上的电阻，提升第一电源信号PVDD的传输能力，还可以减少第二金属层M2的布线数量，为设置较宽的屏蔽层40提供了布设空间。

在一些可选实施例中，请结合参考图1-图9和图15，图15是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图15中进行了透明度填充)，本实施例中，相邻屏蔽层40之间通过第一辅助线110连接，屏蔽层40与第一辅助线110位于第二金属层M2。

本实施例解释说明了每个像素电路50的第二晶体管30上方覆盖有对其起到保护作用的屏蔽层40时，由于一般一个像素电路50对应的子像素00呈阵列排布，因此，各个像素电路50的第二晶体管30上方的屏蔽层40也可以呈现阵列排布的结构，任意相邻的两个屏蔽层40之间可以通过设置于第二金属层M2的第一辅助线110实现相互电连接。本实施例设置将相邻两个屏蔽层40连接的第一辅助线110与屏蔽层40同层设置，均位于第二金属层M2，在实现了任意相邻的两个屏蔽层40之间通过第一辅助线110相互电连接为一整体结构的同时，还可以保证屏蔽层40的面积足够完全覆盖全部的第二晶体管30，充分保证屏蔽层40起到保护第二晶体管30的作用。

在一些可选实施例中，请结合参考图1-图9和图16，图16是本实用新型实施例提供的显示面板的另一种局部平面结构示意图(可以理解的是，为了清楚示意屏蔽层40的结构，图16中进行了透明度填充)，本实施例中，屏蔽层40包括多个镂空区402，镂空区402与第一驱动信号线100之间至少部分交叠，且在交叠区域，镂空区402的宽度W3大于第一驱动信号线100的宽度W4。

本实施例解释说明了显示面板000上可以包括多条第一驱动信号线100，可选的，第一驱动信号线100可以为数据信号线S、扫描信号线G和参考信号线之间的任意一者，数据信号线S可以为像素电路50提供数据信号，扫描信号线G为像素电路50提供扫描驱动信号，参考信号线REF为像素电路50提供参考信号，图16中以扫描信号线G和参考信号线REF的延伸方向相同，均沿第三方向X2延伸设置为例进行示意性说明。本实施例设置的屏蔽层40包括多个镂空区402，镂空区402与第一驱动信号线100之间至少部分交叠，且在交叠区域，镂空区402的宽度W3大于第一驱动信号线100的宽度W4，从而可以减少屏蔽层40与第一驱动信号线100的交叠面积，降低寄生电容，进而可以降低屏蔽层40对第一驱动信号线100的驱动信号的影响，有利于提高显示品质。

在一些可选实施例中，请结合参考图1-图9和图17，图17是图1中A区域的另一种局部膜层剖面结构示意图，本实施例中，一个像素电路50包括至少一个第一晶体管20和至少一个第二晶体管30；

以垂直于衬底基板10的方向为投影方向Z，屏蔽层40完全覆盖像素电路50中的至少一个第二晶体管30的第二有源层301，且与至少一个第一晶体管20的第一有源层201不完全交叠。

本实施例解释说明了显示面板000的一个像素电路50包括至少一个第一晶体管20和至少一个第二晶体管30，如图3所示的7T1C的像素电路中包括5个第一晶体管20和2个第二晶体管30。本实施例设置在垂直于衬底基板10的方向为投影方向Z上，屏蔽层40完全覆盖像素电路50中的至少一个第二晶体管30的第二有源层301，且与至少一个第一晶体管20的第一有源层201不完全交叠，即由于像素电路50的结构较为复杂，屏蔽层40的设置需要避开像素电路50的一些结构的同时还需要设置尽量大面积的屏蔽层40，以使像素电路50产生的寄生电容越小越好的同时保证屏蔽效果，此时，屏蔽层40可能会与至少一个硅晶体管的第一晶体管20的第一有源层201不完全交叠，进而能够保证屏蔽层40与氧化物半导体晶体管的第二晶体管30的第二有源层301完全交叠，使屏蔽层40可以覆盖全部的第二有源层301，进而将像素电路50中所有的第二晶体管30均保护起来。

在一些可选实施例中，请结合参考图1、图2和图18，图18是本实用新型实施例提供的另一种显示面板的平面结构示意图，本实施例中，驱动电路60包括至少一级移位寄存器601(图18中以框图示意，此时图2即表示图18中B区域的局部膜层剖面结构示意图)，移位寄存器601包括第一晶体管20和第二晶体管30，其中，

以垂直于衬底基板10的方向为投影方向Z，屏蔽层40全面覆盖移位寄存器601中全部第二晶体管30的第二有源层301。

本实施例解释说明了显示面板000可以包括驱动电路60，驱动电路可以为栅极驱动电路，驱动电路60包括至少一级移位寄存器601，移位寄存器601的输出端可以与显示面板000的扫描信号线G电连接，用于为显示面板000的子像素00提供扫描驱动信号。本实施例设置当驱动电路60包括氧化物半导体的第二晶体管30时，在垂直于衬底基板10的方向为投影方向Z上，屏蔽层40全面覆盖移位寄存器601中全部第二晶体管30的第二有源层301，从而可以通过在氧化物半导体晶体管的第二晶体管30的第二有源层301上方完全覆盖一层屏蔽层40，从而可以阻挡屏蔽层40上方的有机层以及封装层等中的H元素扩散至第二晶体管30中，进而可以避免对第二晶体管30造成损伤，有利于提高显示面板000的驱动电路60的效果。

需要说明的是，本实施例仅以驱动电路60为栅极驱动电路为例进行示例说明，但不局限于此，驱动电路60还可以为其他如源极驱动电路等，仅需满足驱动电路60包括第一晶体管20和第二晶体管30时，在垂直于衬底基板10的方向为投影方向Z上，屏蔽层40能够全面覆盖驱动电路60中全部第二晶体管30的第二有源层301即可。

在一些可选实施例中，请结合参考图1、图19-图23，图19是图1中A区域的另一种局部膜层剖面结构示意图，图20是图1中A区域的另一种局部膜层剖面结构示意图，图21是本实用新型实施例提供的另一种像素电路的连接结构示意图，图22是图1中A区域的另一种局部膜层剖面结构示意图，图23是图1中A区域的另一种局部膜层剖面结构示意图，本实施例中，显示面板000还包括第一延伸部302，第一延伸部302与第二有源层301位于同一层，且包括相同的材料；其中，以垂直于衬底基板10的方向为投影方向Z，屏蔽层40完全覆盖第一延伸部302。

可选的，显示面板000包括第四金属层M4，第四金属层M4位于第二有源层301靠近衬底基板10的一侧；其中，第一延伸部302与第四金属层M4相互交叠形成电容C2。

本实施例解释说明了显示面板000中与第二晶体管30的第二有源层302同层可以设置有第一延伸部302，可选的，第一延伸部302可以与第二有源层301连接不间断(如图19所示)，以简化制程工艺，或者第一延伸部302可以与第二有源层301相互独立不连接(如图20所示)，以使其具有独立的导电性能。以像素电路50为7T1C的像素电路(如图21所示)为例，该像素电路包括第一晶体管20和第二晶体管30，其中，硅晶体管的第一晶体管20由于迁移率高，稳定性好，可以用作该像素电路中的晶体管T3、晶体管T1、晶体管T2、晶体管T6、晶体管T7，而氧化物半导体晶体管的第二晶体管30由于截止状态的漏电小，可以用做该像素电路中连接电容C1的晶体管T4和晶体管T5，以维持电容C1的电压稳定，实现低频显示。本实施例的与第二有源层301同层同材料设置的第一延伸部302可与第四金属层M4交叠形成辅助电容C2，辅助电容C2位于像素电路50的晶体管T5和N1节点之间，由于晶体管T5的源极连接有参考信号线REF的参考电压Vref，因此晶体管T5作为该像素电路50的复位晶体管使用，本实施例在该复位晶体管T5和N1节点之间形成了辅助电容C2，有利于保持N1节点的电位。并且，在垂直于衬底基板10的方向为投影方向Z上，屏蔽层40完全覆盖第一延伸部302，可以阻挡屏蔽层40上方的有机层以及封装层等中的H元素扩散至第一延伸部302，进而可以避免对辅助电容C2造成损伤，有利于提高显示面板000的整体显示效果。

可以理解的是，本实施例的与第一延伸部302交叠形成辅助电容C2的第四金属层M4位于第二有源层301靠近衬底基板10的一侧，第一晶体管20为顶栅结构的晶体管，第二晶体管30为底栅结构的晶体管(如图19和20所示所示)时，第四金属层M4可以与第二晶体管30的第二栅极30G、第一晶体管20的第一栅极20G同层同材料设置；第一晶体管20和第二晶体管30均为顶栅结构的晶体管(如图22和图23所示)，第四金属层M4可以与第一晶体管20的第一栅极20G同层同材料设置。

可选的，第一晶体管20的第一栅极20G还可以复用为第四金属层M4，第一延伸部302与复用为第四金属层M4的第一晶体管20的第一栅极20G之间形成辅助电容C2，有利于保持第一晶体管20(图21中的晶体管T3)的第一栅极20G连接的N1节点的电位。此时第二晶体管30的第二栅极30G所在膜层位于第二有源层301所在膜层背离第四金属层M4的一侧，本实施例对于第四金属层M4与显示面板000中哪些金属导电结构位于同层不作具体限定，仅需满足第四金属层M4位于第二有源层301靠近衬底基板10的一侧即可与第一延伸部302交叠形成辅助电容C2。

在一些可选实施例中，请参考图24，图24是本实用新型实施例提供的一种显示装置的平面结构示意图，本实施例提供的显示装置111，包括本实用新型上述实施例提供的显示面板000。图24实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本实用新型实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本实用新型对此不作具体限制。本实用新型实施例提供的显示装置111，具有本实用新型实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本实用新型提供的显示面板和显示装置，至少实现了如下的有益效果：

本实用新型提供的显示面板中至少包括不同类型的第一晶体管和第二晶体管，硅晶体管的第一晶体管迁移率高，稳定性好，而氧化物半导体晶体管的第二晶体管截止状态的漏电小，载流子迁移率是非晶硅的20～30倍，可以大大提高晶体管对子像素的像素电极的充放电速率，提高子像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率成为可能。由于显示面板中的第一晶体管为硅晶体管，第二晶体管为氧化物半导体晶体管，硅晶体管的第一晶体管相对于氧化物半导体晶体管的第二晶体管而言，硅晶体管对于外界环境中的氢(H)元素、水氧等没有氧化物半导体晶体管敏感，即第二晶体管的第二有源层包含氧化物半导体，其中包含金属材料，对于H元素非常敏感。相关技术中，在显示面板的制程过程中，在第二晶体管形成后，上方还会设置多个绝缘层以及封装层，而绝缘层与封装层中，包含氮化硅等材料以及有机材料，氮化硅等材料以及有机材料中均包含较多的H元素，随着时间变化，H元素容易扩散至第二晶体管中，导致第二晶体管的受到侵蚀，容易造成第二晶体管失效，影响显示品质。本实用新型在显示面板的衬底基板上还设置了屏蔽层，屏蔽层位于第一有源层背离衬底基板的一侧，且屏蔽层也位于第二有源层背离衬底基板的一侧；其中，以垂直于衬底基板的方向为投影方向，屏蔽层完全覆盖第二有源层，即本实用新型通过在氧化物半导体晶体管的第二晶体管的第二有源层上方完全覆盖一层屏蔽层，从而可以阻挡屏蔽层上方的有机层以及封装层等中的H元素扩散至第二晶体管中，进而可以避免对第二晶体管造成损伤，有利于提高显示面板的整体显示效果。

虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (16)

1.一种显示面板，其特征在于，包括：

衬底基板；

第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管位于所述衬底基板上，所述第一晶体管包括第一有源层，所述第一晶体管为硅晶体管，所述第二晶体管包括第二有源层，所述第二晶体管为氧化物半导体晶体管；

屏蔽层，所述屏蔽层位于所述第一有源层背离所述衬底基板的一侧，且位于所述第二有源层背离所述衬底基板的一侧；其中，

以垂直于所述衬底基板的方向为投影方向，所述屏蔽层完全覆盖所述第二有源层；

所述显示面板包括驱动电路、像素电路和发光元件；

所述驱动电路为所述像素电路提供驱动信号，所述像素电路为所述发光元件提供驱动电流，所述第一晶体管与所述第二晶体管位于所述驱动电路或者所述像素电路；其中，

所述第一晶体管包括第一栅极、第一源极和第一漏极；

所述第二晶体管包括第二栅极、第二源极和第二漏极；其中，

所述屏蔽层位于所述第二源极和所述第二漏极背离所述衬底基板的一侧；

所述显示面板还包括第一电源信号线，用于为所述像素电路提供第一电源信号，所述第一电源信号线位于第一金属层，所述屏蔽层位于第二金属层，所述第二金属层位于所述第一金属层背离所述衬底基板的一侧；其中，

所述第一电源信号线通过过孔与所述屏蔽层连接。

2.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括第一电源信号线，用于为所述像素电路提供第一电源信号；其中，

所述屏蔽层上施加所述第一电源信号。

3.根据权利要求1所述的显示面板，其特征在于，

一所述像素电路包括至少一个所述第二晶体管；

所述第一电源信号线沿第一方向延伸，所述像素电路包括第一区域和第二区域，所述第一区域和所述第二区域沿所述第一方向排列，所述第一区域包括所述第二晶体管，所述第二区域不包含所述第二晶体管；其中，

沿第二方向，所述屏蔽层在所述第一区域的宽度大于在所述第二区域的宽度，所述第二方向垂直于所述第一方向。

4.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括第一驱动信号线，所述第一驱动信号线位于所述第一金属层或者第三金属层，所述第三金属层位于所述第一金属层靠近所述衬底基板的一侧；

所述像素电路包括至少一个所述第二晶体管，且，所述第一驱动信号线与所述第二晶体管的第二源极、第二漏极或者所述第二栅极中的至少一者连接，用于为所述第二晶体管提供第一驱动信号，或者通过第一驱动信号控制所述第二晶体管的开启和关断；其中，

所述屏蔽层与所述第一驱动信号线的至少部分区域相互交叠。

5.根据权利要求4所述的显示面板，其特征在于，

一所述像素电路包括至少一个所述第二晶体管；

所述屏蔽层包括多个屏蔽区，一所述屏蔽区至少覆盖一个位于所述像素电路的所述第二晶体管，相邻所述屏蔽区沿第三方向排列，相邻所述屏蔽区之间的间隔沿第四方向延伸；其中，

所述第一驱动信号线沿所述第四方向延伸，以垂直于所述衬底基板的方向为投影方向，所述第一驱动信号线与相邻所述屏蔽区之间的间隔相互交叠；

所述第三方向与所述第四方向相互垂直。

6.根据权利要求5所述的显示面板，其特征在于，

一所述屏蔽区至少对应一个所述像素电路中全部的所述第二晶体管。

7.根据权利要求5所述的显示面板，其特征在于，

相邻所述屏蔽层之间通过所述第一金属层相互电连接。

8.根据权利要求5所述的显示面板，其特征在于，

相邻所述屏蔽层之间通过第一辅助线连接，所述屏蔽层与所述第一辅助线位于所述第二金属层。

9.根据权利要求4所述的显示面板，其特征在于，

所述屏蔽层包括多个镂空区，所述镂空区与所述第一驱动信号线之间至少部分交叠，且在交叠区域，所述镂空区的宽度大于所述第一驱动信号线的宽度。

10.根据权利要求4所述的显示面板，其特征在于，

所述第一驱动信号线为数据信号线、扫描信号线和参考信号线之间的任意一者。

11.根据权利要求1所述的显示面板，其特征在于，

一所述像素电路包括至少一个所述第一晶体管和至少一个所述第二晶体管；

以垂直于所述衬底基板的方向为投影方向，所述屏蔽层完全覆盖所述像素电路中的至少一个所述第二晶体管的第二有源层，且与至少一个所述第一晶体管的第一有源层不完全交叠。

12.根据权利要求2所述的显示面板，其特征在于，

所述驱动电路包括至少一级移位寄存器，所述移位寄存器包括所述第一晶体管和所述第二晶体管，其中，

以垂直于所述衬底基板的方向为投影方向，所述屏蔽层全面覆盖所述移位寄存器中全部所述第二晶体管的第二有源层。

13.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括第一延伸部，所述第一延伸部与所述第二有源层位于同一层，且包括相同的材料；其中，

以垂直于所述衬底基板的方向为投影方向，所述屏蔽层完全覆盖所述第一延伸部。

14.根据权利要求11所述的显示面板，其特征在于，

所述显示面板包括第四金属层，所述第四金属层位于所述第二有源层靠近所述衬底基板的一侧；其中，

所述第一延伸部与所述第四金属层相互交叠形成电容。

15.根据权利要求14所述的显示面板，其特征在于，

所述第四金属层与所述第一栅极位于同一层，或者所述第一栅极复用为所述第四金属层。

16.一种显示装置，其特征在于，包括权利要求1-15任意一项所述的显示面板。

Images