CN215769715U - 一种开机异常的恢复装置 - Google Patents
一种开机异常的恢复装置 Download PDFInfo
- Publication number
- CN215769715U CN215769715U CN202121668221.8U CN202121668221U CN215769715U CN 215769715 U CN215769715 U CN 215769715U CN 202121668221 U CN202121668221 U CN 202121668221U CN 215769715 U CN215769715 U CN 215769715U
- Authority
- CN
- China
- Prior art keywords
- cpu
- control module
- power
- level conversion
- cpld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本申请提供了一种开机异常的恢复装置，所述恢复装置包括：处理器CPU、复杂可编程逻辑器件CPLD和基本输入输出系统BIOS芯片；CPLD包括上电控制模块和电平转换模块；CPU连接电平转换模块，电平转换模块连接BIOS芯片，以使CPU读取BIOS芯片在开机过程中的异常工作状态；CPU连接上电控制模块，以使CPU将与异常工作状态对应的控制信号发送给上电控制模块；上电控制模块连接到受控设备，以用于响应于控制信号控制受控设备重新启动。采用本申请提供的恢复装置能够在计算机出现开机异常时自动重启，相较于现有技术中的手动重启方式，缩短了故障响应时间，提高了故障处理效率，减少设备维护的工作量。
Description
技术领域
本申请涉及计算机主板设计技术领域，尤其是涉及一种开机异常的恢复装置。
背景技术
随着信息化技术水平的提高，计算机的应用越来越广泛，计算机的故障处理技术越来越受到重视。当计算机在开机过程中发生不能自行恢复的故障，出现开机异常时，现有的处理方式需要用户进行手动重启。这种方式依赖于人工操作，对故障的处理不够及时且效率低下。
实用新型内容
有鉴于此，本申请的目的在于提供一种开机异常的恢复装置，可以在计算机开机过程中发生不能自行恢复的故障，出现开机异常时，进行自动重启，相较于现有技术中的用户手动重启方式，缩短了故障响应时间，提高了故障处理效率，减少设备维护的工作量。
本申请实施例提供了一种开机异常的恢复装置，所述恢复装置包括：处理器CPU、复杂可编程逻辑器件CPLD和基本输入输出系统BIOS芯片；所述CPLD包括上电控制模块和电平转换模块；
所述CPU连接所述电平转换模块，所述电平转换模块连接所述BIOS芯片，以使所述CPU读取所述BIOS芯片在开机过程中的异常工作状态；
所述CPU连接所述上电控制模块，以使所述CPU将与所述异常工作状态对应的控制信号发送给所述上电控制模块；
所述上电控制模块连接到受控设备，以用于响应于所述控制信号控制所述受控设备重新启动。
进一步的，所述异常工作状态包括以下项中的任意一项：宕机、开机时长超过预定时长。
进一步的，所述CPU通过通用输入输出接口GPIO连接到所述上电控制模块；
所述CPU通过串行外设接口SPI连接到所述电平转换模块；所述电平转换模块通过串行外设接口SPI连接到所述BIOS芯片。
进一步的，所述CPU包括飞腾2000+处理器。
进一步的，所述CPLD包括MAX II CPLD EPM1270F256C5N型芯片。
进一步的，所述恢复装置设置于印刷电路板上。
本申请实施例提供的开机异常的恢复装置，包括：处理器CPU、复杂可编程逻辑器件CPLD和基本输入输出系统BIOS芯片；所述CPLD包括上电控制模块和电平转换模块；所述CPU连接所述电平转换模块，所述电平转换模块连接所述BIOS芯片，以使所述CPU读取所述BIOS芯片在开机过程中的异常工作状态；所述CPU连接所述上电控制模块，以使所述CPU将与所述异常工作状态对应的控制信号发送给所述上电控制模块；所述上电控制模块连接到受控设备，以用于响应于所述控制信号控制所述受控设备重新启动。与现有技术中的手动重启方法相比，采用本申请提供的开机异常的恢复装置，可以在计算机开机过程中发生不能自行恢复的故障，出现开机异常时，进行自动重启，有助于缩短故障响应时间，提高故障处理效率，减少设备维护的工作量。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例所提供的一种开机异常的恢复装置的结构示意图之一；
图2示出了本申请实施例所提供的一种开机异常的恢复装置的结构示意图之二；
图3示出了CPLD中的GPIO信号与上电控制模块的操作之间的对应关系示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的每个其他实施例，都属于本申请保护的范围。
首先，对本申请可适用的应用场景进行介绍。本申请提供的开机异常的恢复装置可设置于计算机主板中，当计算机在开机过程中出现异常时，实现对计算机的整机重启恢复。
经研究发现，现有的异常处理方式需要用户进行手动重启。这种方式依赖于人工操作，对故障的处理不够及时且效率低下。
基于此，本申请实施例提供了一种开机异常的恢复装置，通过对设备的自动重启，缩短故障响应时间，提高故障处理效率，减少设备维护的工作量。
请参阅图1，本申请实施例所提供的一种开机异常的恢复装置的结构示意图之一。如图1中所示，本申请实施例提供的开机异常的恢复装置，包括：
处理器CPU、复杂可编程逻辑器件CPLD和基本输入输出系统BIOS芯片；所述CPLD包括上电控制模块和电平转换模块；
所述CPU连接所述电平转换模块，所述电平转换模块连接所述BIOS芯片，以使所述CPU读取所述BIOS芯片在开机过程中的异常工作状态；
所述CPU连接所述上电控制模块，以使所述CPU将与所述异常工作状态对应的控制信号发送给所述上电控制模块；
所述上电控制模块连接到受控设备，以用于响应于所述控制信号控制所述受控设备重新启动。
这里，基本输入输出系统(BIOS，Basic Input Output System)是一组固化到计算机内主板上一个ROM芯片上的程序，BIOS芯片中保存着计算机内的最重要的基本输入输出的程序、系统设置信息、开机上电自检程序和系统启动自举程序。在本申请实施例中，BIOS芯片用于引导开机，实现计算机开机过程中的初始化和检测。
其中，所述受控设备是指计算机主板中需要CPLD按照时序控制上电的各种设备，例如，CPU、内存和芯片等。
在具体实施时，所述异常工作状态包括以下项中的任意一项：宕机、开机时长超过预定时长。其中，宕机是指BIOS芯片无响应，开机时长超过预定时长是指BIOS执行开机程序的时间过长，在超过预定时长后，计算机仍旧无法启动。
进一步的，通过CPU连接所述电平转换模块，所述电平转换模块连接所述BIOS芯片，CPU可以读取出所述BIOS芯片在开机过程中出现了异常工作状态。
在具体实施时，处理器CPU包括飞腾2000+处理器。
需要说明的是，近年来，随着信息化技术水平的提高，国家信息安全的问题也越来越引起世界各国的重视。在当前国内处理器市场中，大多数市场份额还是以国外品牌为主，基于国家信息安全角度出发，应该加快实现国产化，加强信息安全建设。目前已涌现了大量的国产化处理器，作为示例，本申请实施例中采用了飞腾2000+处理器，该处理器集成了64个处理器核，增强了芯片的安全性，满足更复杂应用场景下对性能和安全可信的需求。
在具体实施时，所述复杂可编程逻辑器件包括MAX II CPLD EPM1270F256C5N型芯片。
需要说明的是，复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。作为示例，本申请实施例中的CPLD单元模块采用MAX II CPLD EPM1270F256C5N型芯片，可以对电平进行转换，对信号进行灵活的处理，它具有瞬时上电、非易失性存储、I/O计数高等特点，内部还集成有用户闪存(UFM)块和增强的系统内可编程性(ISP)的逻辑器件，能有效地降低成本和功率，同时它也为总线桥接、I/O扩展和排序控制以及设备配置控制等应用提供可编程解决方案。
在具体实施时，恢复装置设置于印刷电路板上。
下面，将结合图2来进一步说明本申请提供的所述恢复装置的结构。
请参阅图2，本申请实施例所提供的一种开机异常的恢复装置的结构示意图之二。如图2中所示，本申请实施例提供的开机异常的恢复装置中，所述CPU通过通用输入输出接口GPIO连接到所述上电控制模块；所述CPU通过串行外设接口SPI连接到所述电平转换模块；所述电平转换模块通过串行外设接口SPI连接到所述BIOS芯片。
需要说明的是，通用输入输出接口(GPIO，General Purpose Input/Output)可根据需要设置为输入接口、输出接口或其他特殊接口。串行外设接口(SPI，SerialPeripheral Interface)是一种同步外设接口，可以使CPU与外围芯片以串行方式进行通信以交换信息。GPIO接口之间通过GPIO总线连接，SPI接口之间通过SPI总线连接。
此外，图3示出了CPLD中的GPIO信号与上电控制模块的操作之间的对应关系示意图。下面，将结合图2和图3详细介绍所述开机异常的恢复装置的工作原理：
需要说明的是，本申请实施例中，CPLD中的GPIO信号与上电控制模块的操作之间的对应关系可以根据实际控制需要，通过程序进行修改，本申请在此不做任何限制。
步骤1、计算机主板接通电源，CPU初始化后，通过GPIO接口向CPLD中的GPIO接口写入高电平信号，CPLD中的上电控制模块基于该高电平信号，按照预定的上电时序，控制主板中的各个受控设备上电。
步骤2、在CPLD中的上电控制模块控制主板中各受控设备上电后，CPU通过挂载的BIOS芯片来引导开机，如硬件的检测和软件参数初始化等。CPU通过读取BIOS芯片中SPI接口中的数据，确定所述BIOS芯片在开机过程中的工作状态。若BIOS芯片在执行开机程序的过程中发生了不可恢复的故障，出现异常工作状态，此时，CPU通过读取SPI接口中的数据，确定计算机在开机过程中出现了异常。
需要说明的是，因为CPU的SPI接口中的电平信号为1.8V，而BIOS芯片的SPI接口中的电平信号为3.3V，因此需要经过CPLD中的电平转换模块进行电平转换，避免电路损坏。
步骤3、CPU在确定计算机在开机过程中出现异常后，会自动通过GPIO接口向CPLD中的GPIO接口写入方波信号，CPLD中的上电控制模块基于该方波信号，控制计算机进行整机重新启动。
步骤4、计算机重启后，CPU初始化，重新通过GPIO接口向CPLD中的GPIO接口写入高电平信号，CPLD按照预定的上电时序，控制主板各受控设备上电，BIOS芯片执行开机程序，计算机正常开机后，供用户使用。
步骤5、响应于关机操作，CPU通过GPIO接口向CPLD中的GPIO接口写入低电平信号，CPLD中的上电控制模块基于该低电平信号，控制主板各受控设备断电，计算机正常关机。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种开机异常的恢复装置，其特征在于，所述恢复装置包括：处理器CPU、复杂可编程逻辑器件CPLD和基本输入输出系统BIOS芯片；所述CPLD包括上电控制模块和电平转换模块；
所述CPU连接所述电平转换模块，所述电平转换模块连接所述BIOS芯片，以使所述CPU读取所述BIOS芯片在开机过程中的异常工作状态；
所述CPU连接所述上电控制模块，以使所述CPU将与所述异常工作状态对应的控制信号发送给所述上电控制模块；
所述上电控制模块连接到受控设备，以用于响应于所述控制信号控制所述受控设备重新启动。
2.根据权利要求1所述的恢复装置，其特征在于，所述异常工作状态包括以下项中的任意一项：宕机、开机时长超过预定时长。
3.根据权利要求1所述的恢复装置，其特征在于，所述CPU通过通用输入输出接口GPIO连接到所述上电控制模块；
所述CPU通过串行外设接口SPI连接到所述电平转换模块；所述电平转换模块通过串行外设接口SPI连接到所述BIOS芯片。
4.根据权利要求1所述的恢复装置，其特征在于，所述CPU包括飞腾2000+处理器。
5.根据权利要求1所述的恢复装置，其特征在于，所述CPLD包括MAX II CPLDEPM1270F256C5N型芯片。
6.根据权利要求1所述的恢复装置，其特征在于，所述恢复装置设置于印刷电路板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121668221.8U CN215769715U (zh) | 2021-07-21 | 2021-07-21 | 一种开机异常的恢复装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121668221.8U CN215769715U (zh) | 2021-07-21 | 2021-07-21 | 一种开机异常的恢复装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215769715U true CN215769715U (zh) | 2022-02-08 |
Family
ID=80106550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121668221.8U Active CN215769715U (zh) | 2021-07-21 | 2021-07-21 | 一种开机异常的恢复装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215769715U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114900914A (zh) * | 2022-06-01 | 2022-08-12 | 北京华电众信技术股份有限公司 | 飞腾主板的led灯启动控制系统及其控制方法 |
| CN117008704A (zh) * | 2023-09-27 | 2023-11-07 | 天固信息安全系统(深圳)有限公司 | 基于ec或cpld的控制方法、装置、存储介质和电子设备 |
-
2021
- 2021-07-21 CN CN202121668221.8U patent/CN215769715U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114900914A (zh) * | 2022-06-01 | 2022-08-12 | 北京华电众信技术股份有限公司 | 飞腾主板的led灯启动控制系统及其控制方法 |
| CN117008704A (zh) * | 2023-09-27 | 2023-11-07 | 天固信息安全系统(深圳)有限公司 | 基于ec或cpld的控制方法、装置、存储介质和电子设备 |
| CN117008704B (zh) * | 2023-09-27 | 2023-12-01 | 天固信息安全系统(深圳)有限公司 | 基于ec或cpld的控制方法、装置、存储介质和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240086269A1 (en) | Method, Apparatus and System for Locating Fault of Server, and Computer-readable Storage Medium | |
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| CN103377063B (zh) | 从遗留操作系统环境恢复到uefi预启动环境的方法和系统 | |
| US9158628B2 (en) | Bios failover update with service processor having direct serial peripheral interface (SPI) access | |
| US10866623B2 (en) | Information handling system and method to detect and recover from no power/no post failures | |
| CN215769715U (zh) | 一种开机异常的恢复装置 | |
| CN111143132B (zh) | 一种bios恢复方法、装置、设备及可读存储介质 | |
| CN108304282B (zh) | 一种双bios的控制方法及相关装置 | |
| WO2018045922A1 (zh) | 一种备电方法及装置 | |
| US9529410B2 (en) | Service processor (SP) initiated data transaction with BIOS utilizing power off commands | |
| US11314665B2 (en) | Information processing system, information processing device, BIOS updating method for information processing device, and BIOS updating program for information processing device | |
| CN114116280A (zh) | 交互式bmc自恢复方法、系统、终端及存储介质 | |
| CN105389525A (zh) | 刀片服务器的管理方法和系统 | |
| CN112506745A (zh) | 内存温度读取方法、装置及计算机可读存储介质 | |
| US20160179626A1 (en) | Computer system, adaptable hibernation control module and control method thereof | |
| CN113641537A (zh) | 一种服务器的启动系统，方法及介质 | |
| CN101436097B (zh) | 电子装置及其唤醒方法 | |
| CN113867807A (zh) | 一种缩短服务器上电时间的方法、装置、设备和存储介质 | |
| CN114461286B (zh) | 一种服务器启动方法、装置、电子设备及可读存储介质 | |
| CN115904512A (zh) | 基于cpld实现嵌入式系统高可靠启动的方法 | |
| CN114510374A (zh) | 一种外设挂载失败自动恢复系统及方法 | |
| CN112230753B (zh) | 一种arm服务器电源键关机方法、系统、终端及存储介质 | |
| CN112148100B (zh) | 嵌入式设备控制方法、装置及系统 | |
| CN111913754A (zh) | 一种适用于国产cpu计算机的自动开机方法 | |
| CN106933558B (zh) | 一种电源控制方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |