CN215601549U - 具有支撑层的电路板结构 - Google Patents
具有支撑层的电路板结构 Download PDFInfo
- Publication number
- CN215601549U CN215601549U CN202122391814.0U CN202122391814U CN215601549U CN 215601549 U CN215601549 U CN 215601549U CN 202122391814 U CN202122391814 U CN 202122391814U CN 215601549 U CN215601549 U CN 215601549U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- circuit
- supporting layer
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供一种具有支撑层的电路板结构,包含有至少一第一介电层、至少一第二介电层、一支撑层及一电子元件。第一介电层包含有至少一第一线路。第二介电层设置于第一介电层上,且包含有至少一第二线路,且第一线路电性连接第二线路。支撑层环绕设置于第二介电层外侧,且支撑层的一热膨胀系数小于第二介电层的一热膨胀系数。电子元件设置于第二介电层上,且电性连接第二线路。由于在第二介电层外侧进一步环绕设置有支撑层,且由于支撑层的热膨胀系数小于该第二介电层的热膨胀系数,于封装过程中的高温工艺时,第二介电层能受到支撑层的限制,进而减少与电子元件的体积形变差异,以改善在封装过程中造成的翘曲,提高封装工艺的成品率。
Description
技术领域
本实用新型有关于一种电路板结构,且特别是有关于一种具有支撑层的电路板结构。
背景技术
随着,电路板的线路结构越来越复杂,一般电路板结构的制作过程中,在制作一重布线路层(Redistribution Layer;RDL)时,所需要的线路间距也越来越小,而在更小的细线路间距(Fine pitch)下,需要使用高解析能力的液态光阻(Liquid Photoresist;LPR)进行影像转移,并使用感光型介电材料(Photoimageable dielectric;PID)作为介电材料制作介电层。而LPR与PID这两种材料皆为液态,需湿式工艺涂布于基板上。因此基板的共面性及水平与否,对于涂布的膜厚均匀性有很大的影响。
此外,作为制作RDL的介电材料的PID,在150℃-240℃的高温下,PID的热膨胀系数(Coefficient of Thermal Expansion;CTE)为50百万分之一(ppm)以上。而制作电子元件的主要材料为硅芯片,但硅芯片材料的CTE约在3ppm左右。在RDL与电子元件封装的过程中,需要高温工艺,由于两者的CTE差距过大,导致过大的体积形变差异,进而造成翘曲(Warpage),影响封装的工艺成品率。
实用新型内容
有鉴于上述问题,本实用新型提供一种具有支撑层的电路板结构,可改善因PID与硅芯片的CTE差距过大导致的翘曲的问题。
本实用新型的电路板结构包含有至少一第一介电层、至少一第二介电层、一支撑层及一电子元件。该至少一第一介电层包含有至少一第一线路。该至少一第二介电层设置于该至少一第一介电层上,且包含有至少一第二线路,且该至少一第一线路电性连接该至少一第二线路。该支撑层环绕设置于该至少一第二介电层外侧,且该支撑层的一CTE小于该第二介电层的一CTE。该电子元件设置于该至少一第二介电层上,且电性连接该至少一第二线路。
在本实用新型的一实施例中,该支撑层嵌入该第一介电层。
在本实用新型的一实施例中,该支撑层之一下表面低于该第一介电层的一上表面。
在本实用新型的一实施例中,该支撑层以压合方式设置于该第一介电层上。
在本实用新型的一实施例中,该支撑层的一下表面与该第一介电层的一上表面齐平。
在本实用新型的一实施例中,该支撑层以光刻工艺的方式设置于该第一介电层上。
在本实用新型的一实施例中,该第二介电层以喷墨工艺的方式设置于该支撑层内侧。
在本实用新型的一实施例中,该支撑层的一上表面高于该第二介电层的一上表面。
在本实用新型的一实施例中,该支撑层一玻璃支撑层、一陶瓷支撑层、或一碳化硅支撑层。
基于上述,在本实用新型的具有支撑层的电路板结构中,由于在该第二介电层外侧进一步环绕设置有该支撑层,且由于该支撑层的CTE小于该第二介电层的CTE,于封装过程中的高温工艺时,该第二介电层能受到该支撑层的限制,进而减少与该电子元件的体积形变差异,以改善在封装过程中造成的翘曲,提高封装工艺的成品率。
附图说明
图1为本实用新型一实施例的具有支撑层的电路板结构的侧视剖面示意图。
图2A至图2G为本实用新型一实施例的具有支撑层的电路板结构的制作方法的流程示意图。
图3为本实用新型一实施例的具有支撑层的电路板结构的俯视示意图。
图4为本实用新型一实施例的具有支撑层的电路板结构的立体示意图。
图5为本实用新型另一实施例的具有支撑层的电路板结构的俯视示意图。
图6为本实用新型另一实施例的具有支撑层的电路板结构的侧视剖面示意图。
图7为本实用新型又一实施例的具有支撑层的电路板结构的侧视剖面示意图。
图8A至图8H为本实用新型又一实施例的具有支撑层的电路板结构的制作方法的流程示意图。
具体实施方式
图1为本实用新型一实施例的具有支撑层的电路板结构10的侧视剖面示意图。
请参阅图1所示,该具有支撑层的电路板结构10包含有一第一介电层11、一第二介电层12、一支撑层13及一电子元件14。该第一介电层11包含有至少一第一线路111。该第二介电层12设置于该第一介电层11上,且包含有至少一第二线路121,且该至少一第一线路111电性连接该至少一第二线路121。该支撑层13环绕设置于该第二介电层12外侧,且该支撑层13的一热膨胀系数(Coefficient of Thermal Expansion;CTE)小于该第二介电层12的一CTE。该电子元件14设置于该第二介电层12上,且电性连接该至少一第二线路121。
在本实施例中,由于在该第二介电层12外侧进一步环绕设置有该支撑层13,且由于该支撑层13的CTE小于该第二介电层12的CTE。于封装过程中的高温工艺时,该支撑层13的体积形变将会小于该第二介电层12的体积形变,因此该第二介电层12能受到该支撑层13的限制,进而减少与该电子元件14的体积形变差异,以改善在封装过程中造成的翘曲,提高封装工艺的成品率。
图2A至图2G为本实用新型一实施例的具有支撑层的电路板结构10的制作方法的流程示意图。
请参阅图2A,在本实施例中,首先提供一基板100,并于该基板100上设置一第一介电层11a,且该第一介电层11a包含有一第一线路111a。
请参阅图2B,于该第一介电层11a上形成另一第一介电层11b,且包含有另一第一线路111b,而该另一第一介电层11b尚未预热处理定形(pre-cure)。
请参阅图2C,于该另一第一介电层11b上方压合该支撑层13,使该支撑层13嵌入该另一介电层11b后,对该另一第一介电层11b进行预热处理定形(pre-cure),使该另一介电层11b固化定形。
请参阅图2D,对该另一第一介电层11b进行镭射制作盲孔,使该另一第一线路111b外露。
请参阅图2E,于该另一第一介电层11b上形成一第二线路121a,且该第二线路121a电性连接该另一第一线路111b。
请参阅图2F,于该另一第一介电层11b上形成一第二介电层12a及另一第二介电层12b,且该第二介电层12a包含有该第二线路121a,而该另一第二介电层12b包含有另一第二线路121b,并进一步该另一第二介电层12b上形成又一第二线路121c。在本实施例中,形成所述多个第一介电层11a、11b、所述多个第一线路111a、111b、所述多个第二介电层12a、12b、所述多个第二线路121a、121b、121c的方法为一般制作电路板多层线路的方法,在此不再赘述。
请参阅图2G,于该另一第二介电层12b上设置该电子元件14,且该电子元件14电性连接该又一第二线路121c。并于该另一第二介电层12b与该电子元件14之间填入一底部填胶(Underfill)141,以完成该具有支撑层的电路板结构10的制作。
在本实施例中,由于该支撑层13以压合方式设置于该另一第一介电层11b上,因此,该支撑层13嵌入该另一第一介电层11b,且该支撑层13之一下表面131低于该另一第一介电层11b之一上表面112b。
进一步而言,该支撑层13的一上表面132高于该另一第二介电层12b的一上表面122b。如此一来,该支撑层13便可框住并高于该第二介电层12,借此保护该第二介电层12,且可将该电子元件14封装于该支撑层13中心凹槽区,以避免该底部填胶141溢流。
请参阅图3及图4所示,由于该支撑层13设置于该第二介电层12外侧,并环绕包覆该第二介电层12,且由于该支撑层13的CTE小于该第二介电层12的CTE。于封装过程中的高温工艺时,该支撑层13的体积形变将会小于该第二介电层12的体积形变,藉此限制该第二介电层12的体积形变,减少该第二介电层12与该电子元件14的体积形变差异,改善在封装过程中造成的翘曲,提高封装工艺的成品率。
进一步而言,在本实施例中,该支撑层13一玻璃支撑层、一陶瓷支撑层、或一碳化硅支撑层。且该至少一第二介电层12一重布线路层(Redistribution Layer;RDL)。
请参阅图5及图6所示,图5及图6分别为本实用新型另一实施例的具有支撑层的电路板结构的俯视及侧视剖面示意图。
在本实施例中,该具有支撑层的电路板结构10包含有多个封装单元(unit),而该支撑层13形成有多个凹槽区,所述多个凹槽区分别用于形成所述多个第二介电层12。举例来说,所述多个第二介电层12由一喷墨头15将液态光阻(Liquid Photoresist;LPR)喷入所述多个凹槽区后,进行影像转移,当该第二线路完成后,再由该喷墨头15将感光型介电材料(Photoimageable dielectric;PID)喷入所述多个凹槽区,已完成该第二介电层12的制作。也就是说,所述多个第二介电层12以喷墨工艺(Inkjet Process)的方式设置于该支撑层13内侧。
由于所述多个封装单元的尺寸较该具有支撑层的电路板结构10整体为小,因此具有较佳的共面性,而利用喷墨工艺的方式制作该第二介电层12,更可利用喷墨工艺可定量精准控制所述多个封装单元内的LPR及PID,能更有效地进行膜厚控制。
请参阅图7所示,图7为本实用新型又一实施例的具有支撑层的电路板结构的侧视剖面示意图。
在本实施例中,该支撑层13以光刻工艺的方式设置于该至少一第一介电层11上。也就是说,该支撑层13的一下表面131与该至少一第一介电层11a之一上表面112b齐平。
图8A至图8H为本实用新型一实施例的具有支撑层的电路板结构10的制作方法的流程示意图。
请参阅图8A,在本实施例中,首先提供一基板100,并于该基板100上设置一第一介电层11a,且该第一介电层11a包含有一第一线路111a。
请参阅图8B,于该第一介电层11a上形成另一第一介电层11b,且包含有另一第一线路111b。
请参阅图8C,对该另一第一介电层11b进行镭射制作盲孔,使该另一第一线路111b外露。
请参阅图8D,于该另一第一介电层11b上形成一第二线路121a,且该第二线路121a电性连接该另一第一线路111b。
请参阅图8E,于该另一第一介电层11b上形成一支撑层介电材130。
请参阅图8F,对该支撑层介电材130进行光刻工艺,以形成该支撑层13。
请参阅图8G,于该另一第一介电层11b上形成一第二介电层12a及另一第二介电层12b,且该第二介电层12a包含有该第二线路121a,而该另一第二介电层12b包含有另一第二线路121b,并进一步该另一第二介电层12b上形成又一第二线路121c。在本实施例中,形成所述多个第一介电层11a、11b、所述多个第一线路111a、111b、所述多个第二介电层12a、12b、所述多个第二线路121a、121b、121c的方法为一般制作电路板多层线路的方法,在此不再赘述。
请参阅图8H,于该另一第二介电层12b上设置该电子元件14,且该电子元件14电性连接该又一第二线路121c。并于该另一第二介电层12b与该电子元件14之间填入一底部填胶141,以完成该具有支撑层的电路板结构10的制作。
进一步而言,该支撑层13之该上表面132高于该电子元件14的一上表面,但不以此为限。此外,该底部填胶141的高度可以填满或依照需求调整,例如,可高于或低于该电子元件14,亦可与该电子元件14齐平。
在本实施例中,由于该支撑层13以光刻工艺的方式设置于该另一第一介电层11b上,因此,该支撑层13的一下表面131与该另一第一介电层11b之一上表面112b齐平。
Claims (10)
1.一种具有支撑层的电路板结构,其特征在于,包含:
至少一第一介电层,包含有至少一第一线路;
至少一第二介电层,设置于所述至少一第一介电层上,且包含至少一第二线路;其中所述至少一第一线路电性连接所述至少一第二线路;
一支撑层,环绕设置于所述至少一第二介电层外侧;其中,所述支撑层的一热膨胀系数小于所述至少一第二介电层的一热膨胀系数;
一电子元件,设置于所述至少一第二介电层上,且电性连接所述至少一第二线路。
2.根据权利要求1所述的具有支撑层的电路板结构,其特征在于,所述支撑层嵌入所述至少一第一介电层。
3.根据权利要求1所述的具有支撑层的电路板结构,其特征在于,所述支撑层的一下表面低于所述至少一第一介电层的一上表面。
4.根据权利要求1所述的具有支撑层的电路板结构,其特征在于,所述支撑层以压合方式设置于所述至少一第一介电层上。
5.根据权利要求1所述的具有支撑层的电路板结构,其特征在于,所述支撑层的一下表面与所述至少一第一介电层的一上表面齐平。
6.根据权利要求1所述的具有支撑层的电路板结构,其特征在于,所述支撑层以光刻工艺的方式设置于所述至少一第一介电层上。
7.根据权利要求1至6中任一项所述的具有支撑层的电路板结构,其特征在于,所述支撑层的一上表面高于所述至少一第二介电层的一上表面。
8.根据权利要求1至6中任一项所述的具有支撑层的电路板结构,其特征在于,所述至少一第二介电层以喷墨工艺的方式设置于所述支撑层内侧。
9.根据权利要求1至6中任一项所述的具有支撑层的电路板结构,其特征在于,所述支撑层一玻璃支撑层、一陶瓷支撑层或一碳化硅支撑层。
10.根据权利要求1至6中任一项所述的具有支撑层的电路板结构,其特征在于,所述至少一第二介电层为一重布线路层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122391814.0U CN215601549U (zh) | 2021-09-29 | 2021-09-29 | 具有支撑层的电路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122391814.0U CN215601549U (zh) | 2021-09-29 | 2021-09-29 | 具有支撑层的电路板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215601549U true CN215601549U (zh) | 2022-01-21 |
Family
ID=79870610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122391814.0U Active CN215601549U (zh) | 2021-09-29 | 2021-09-29 | 具有支撑层的电路板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215601549U (zh) |
-
2021
- 2021-09-29 CN CN202122391814.0U patent/CN215601549U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101387706B1 (ko) | 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 | |
US7867828B2 (en) | Method of fabricating a semiconductor device including forming an insulating layer with a hard sheet buried therein | |
US7745736B2 (en) | Interconnecting substrate and semiconductor device | |
CN101499445B (zh) | 半导体器件及其制造方法 | |
US7517788B2 (en) | System, apparatus, and method for advanced solder bumping | |
US8232633B2 (en) | Image sensor package with dual substrates and the method of the same | |
JP4418833B2 (ja) | 回路基板の製造方法 | |
US10177011B2 (en) | Chip packaging method by using a temporary carrier for flattening a multi-layer structure | |
US7382057B2 (en) | Surface structure of flip chip substrate | |
KR20150065160A (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
US8651359B2 (en) | Flip chip bonder head for forming a uniform fillet | |
US9281269B2 (en) | Integrated circuit package and method of manufacture | |
CN111508904A (zh) | 半导体设备封装及其制造方法 | |
CN215601549U (zh) | 具有支撑层的电路板结构 | |
CN111755409A (zh) | 半导体封装基板及其制法与电子封装件及其制法 | |
US10854475B2 (en) | Wiring substrate | |
JP7404665B2 (ja) | フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法 | |
JP4241284B2 (ja) | 半導体装置 | |
TWM622588U (zh) | 具有支撐層的電路板結構 | |
TWI730351B (zh) | 內埋元件封裝結構 | |
US20230377904A1 (en) | Composite layer circuit element | |
KR102419893B1 (ko) | 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법 | |
US20230197658A1 (en) | Electronic package with varying interconnects | |
US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
JP2024070522A (ja) | 半導体実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |