CN215450170U - 一种基于fpga实现的gmac千兆网外设模块 - Google Patents

Abstract

本实用新型涉及一种基于FPGA实现的GMAC千兆网外设模块，包括FPGA部分、MCU部分和PHY部分，FPGA部分包括总线外设接口、寄存器、GMAC核心接口、MIIM管理接口，MCU部分包括外部总线和核心总线，PHY部分包括PHY数据接口和MDIO PHY寄存器；核心总线与外部总线相连，外部总线与总线外设接口相连，总线外设接口连接寄存器，寄存器配置GMAC核心接口和MIIM管理接口，GMAC核心接口连接PHY数据接口，MIIM管理接口连接MDIO PHY寄存器。本实用新型可实现通过较低成本的FPGA实现GMAC控制器，MCU可以通过外部总线操作FPGA，实现千兆网控制器功能。

Description

一种基于FPGA实现的GMAC千兆网外设模块

技术领域

本实用新型涉及军工工控领域，尤其涉及一种基于FPGA实现的GMAC千兆网外设模块。

背景技术

军工领域中，设备一般需要接入到千兆以太网或光网络中，由于国产GMAC控制器市场上寥寥无几，带GMAC的工控级MCU更是少之又少，而且价格非常昂贵。因此需要一种能够通过较低成本的实现GMAC控制器，并达到千兆网控制器功能的方法。

实用新型内容

为解决现有的技术问题，本实用新型提供了一种基于FPGA实现的GMAC千兆网外设模块。

本实用新型具体内容如下：一种基于FPGA实现的GMAC千兆网外设模块，包括FPGA部分、MCU部分和PHY部分，FPGA部分包括总线外设接口、寄存器、GMAC核心接口、MIIM管理接口，MCU部分包括外部总线和核心总线，PHY部分包括PHY数据接口和MDIO PHY寄存器；核心总线与外部总线相连，外部总线与总线外设接口相连，总线外设接口连接寄存器，寄存器配置GMAC核心接口和MIIM管理接口，GMAC核心接口连接PHY数据接口，MIIM管理接口连接MDIOPHY寄存器。

进一步的，外部总线通过GMAC TX模块和GMAC RX模块向GMAC核心接口传输数据。

进一步的，MCU部分为GD32F450ZK国产ARM Cortex M4单片机。

进一步的，FPGA部分为高云GW2AR-18FPGA芯片。

进一步的，PHY部分为YT8521芯片，YT8521芯片选择模式UTP<->RGMII。

本实用新型可实现通过较低成本的FPGA实现GMAC控制器，MCU可以通过外部总线操作FPGA，实现千兆网控制器功能。

附图说明

下面结合附图对本实用新型的具体实施方式做进一步阐明。

图1为本实用新型的基于FPGA实现的GMAC千兆网外设模块的示意图。

具体实施方式

结合图1，本实用新型的基于FPGA(现场可编程门阵列)实现的GMAC(千兆网媒体访问控制)千兆网外设模块，包括FPGA部分、MCU(微控制单元或单片机)部分和PHY(物理层)部分，FPGA部分包括总线外设接口、寄存器、GMAC核心接口、MIIM管理接口，MCU部分包括外部总线和核心总线，PHY部分包括PHY数据接口和MDIO PHY寄存器；核心总线与外部总线相连，外部总线与总线外设接口相连，总线外设接口连接寄存器，寄存器配置GMAC核心接口和MIIM管理接口，GMAC核心接口连接PHY数据接口，MIIM管理接口连接PHY寄存器。外部总线通过GMAC TX模块和GMAC RX模块向GMAC核心接口传输数据。位于FPGA的MIIM管理接口用于从PHY读取MDIO PHY寄存器的值或者往MDIO PHY寄存器上写入数据。

FPGA部分主要使用Gowin Triple Speed Ethernet MAC IP核(高云三速以太网IP核)，配置为RGMII接口模式，开发外部总线接口、寄存器接口、GMAC TX、GMAC RX接口，提供GMAC数据通道。本实施例中FPGA部分是基于高云GW2AR-18芯片，实现寄存器接口包括：ETH_TX_DATA[1536]、ETH_RX_DATA[1536]、ETH_TX_LENGTH、ETH_TX_EN、ETH_TX_FAIL、ETH_TX_IS、ETH_TX_IC、ETH_TX_IE、ETH_RX_LENGTH、ETH_RX_IS、ETH_RX_IE、ETH_RX_IC、ETH_MODE、MIIM_OP_MODE、MIIM_PHY_ADDR、MIIM_REG_ADDR、MIIM_WR_DATA、MIIM_RD_DATA、MIIM_IS、MIIM_IE、MIIM_IC、MIIM_OP_EN。

MCU部分主要提供应用业务。本实施例中MCU部分是基于GD32移植FreeRTOS系统(嵌入式实时操作系统)，仅保留多线程任务调度、HEAP2堆管理、信号量锁、队列功能，开发GPIO驱动、串口驱动、ENET驱动、PHY驱动。系统初始化时钟、中断向量、外设驱动，开发PHY检测线程，通过GMAC读取PHY的BSR寄存器(字节状态寄存器)两次，检测出PHY插入网线，配置PHY的BCR寄存器(字节计数寄存器)为auto negotiation模式，等待PHY配置成功，并读取PHY的私有寄存器10/100/1000M与双工模式，并将相应模式配置给GMAC控制器，从而实现GD32可以自动适应10/100/1000M以太网络。移植LWIP协议栈并开发接收线程，实现TCP/IP协议栈，支持ICMP/UDP/TCP功能，并开发应用层网络协议。

本实施例中，MCU部分采用的是GD32F450ZK国产ARM Cortex M4单片机，FPGA部分采用高云GW2AR-18FPGA芯片(配置接口为CLK、CSN、WEN、REN、DATA*16、ADDR*8)，PHY部分采用芯片YT8521。其中，GD32F450ZK国产ARM Cortex M4单片机，通过EXMC外部总线模式A，连接高云GW2AR-18FPGA芯片(CLK、CSN、WEN、REN、DATA*16、ADDR*8)。FPGA再通过RGMII接口连接PHY芯片YT8521，YT8521选择模式UTP<->RGMII。通过FPGA的GMAC与GD32的网络应用，最终实现以太网的10/100/1000M自动适应，以及应用层网络协议。在硬件搭载完成后，对模块进行测试：整体方案硬件通过网线对接到千兆网PC，PC强制设置为10M半双工、10M全双工、100M半双工、100M全双工、1000M半双工、1000M全双工，均实现正常连接，PING小包通过，PING大包通过，TCP应用层协议通过，长时间稳定性测试通过，连续插拔网线链路自动恢复。

本实施例的外设门口，能够实现MCU通过外部总线操作FPGA，通过FPGA实现GMAC控制器，使MCU外扩千兆网功能。其具有以下有益效果：1、扩展性：本实施例的技术方案可为没有GMAC千兆网的MCU扩展该功能，对MCU没有特别限制，仅需要支持外部总线即可。2、硬件成本低：本实施例的技术方案仅需要一颗高云FPGA与一颗启动FLASH，对于没有GMAC的MCU仅需要增加少许硬件成本。3、人力成本低：软件开发不需要更换MCU，大大减少MCU学习成本，仅需要增加外部总线操作GMAC的代码，而该代码基于现有技术即可实现。

在以上的描述中阐述了很多具体细节以便于充分理解本实用新型。但是以上描述仅是本实用新型的较佳实施例而已，本实用新型能够以很多不同于在此描述的其它方式来实施，因此本实用新型不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。

Claims (5)

1.一种基于FPGA实现的GMAC千兆网外设模块，其特征在于：包括FPGA部分、MCU部分和PHY部分，FPGA部分包括总线外设接口、寄存器、GMAC核心接口、MIIM管理接口，MCU部分包括外部总线和核心总线，PHY部分包括PHY数据接口和MDIO PHY寄存器；核心总线与外部总线相连，外部总线与总线外设接口相连，总线外设接口连接寄存器，寄存器配置GMAC核心接口和MIIM管理接口，GMAC核心接口连接PHY数据接口，MIIM管理接口连接MDIO PHY寄存器。

2.根据权利要求1所述的基于FPGA实现的GMAC千兆网外设模块，其特征在于：外部总线通过GMAC TX模块和GMAC RX模块向GMAC核心接口传输数据。

3.根据权利要求1所述的基于FPGA实现的GMAC千兆网外设模块，其特征在于：MCU部分为GD32F450ZK国产ARM Cortex M4单片机。

4.根据权利要求1所述的基于FPGA实现的GMAC千兆网外设模块，其特征在于：FPGA部分为高云GW2AR-18FPGA芯片。

5.根据权利要求1所述的基于FPGA实现的GMAC千兆网外设模块，其特征在于：PHY部分为YT8521芯片，YT8521芯片选择模式UTP<->RGMII。

Images