CN215180669U - 一种核电环吊及气闸门电控电路板测试装置 - Google Patents

Abstract

本实用新型涉及一种核电环吊及气闸门电控电路板测试装置，包括：用于连接上位机的通讯接口，用于连接电控电路板中的直流调速器模块的第一测试接口，用于连接电控电路板中的PLC模块的第二测试接口，连接第一测试接口和第二测试接口的输出单元，以及连接通讯接口的第一数字信号处理单元，连接第一数字信号处理单元的控制器，连接控制器的第二数字信号处理单元，连接第二数字信号处理单元和输出单元的模拟信号处理单元；其中，控制器被配置为接收通讯接口的输入指令时切换输出单元与第一测试接口导通或输出单元与第二测试接口导通。实施本实用新型能够快速缩短核电环吊电控电路的检查时间。

Description

一种核电环吊及气闸门电控电路板测试装置

技术领域

本实用新型涉及核电测试技术领域，更具体地说，涉及一种核电环吊及气闸门电控电路板测试装置。

背景技术

现有针对电气部件故障的诊断手段依靠简易的万用表、兆欧表设备，只能通过排查诊断出某一整体部件是否损坏，无法诊断定位到某一局部电路板是否损坏。同时对于存放仓库已久的环吊及气闸门的电路板类型备件，也无法进行离线部件的老化测试与备件可靠性检测。不利于维修成本的降低，且无法提高维修人员的维修能力。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述部分技术缺陷，提供一种核电环吊及气闸门电控电路板测试装置。

本实用新型解决其技术问题所采用的技术方案是：构造一种核电环吊及气闸门电控电路板测试装置，包括：用于连接上位机的通讯接口，用于连接电控电路板中的直流调速器模块的第一测试接口，用于连接电控电路板中的PLC模块的第二测试接口，连接所述第一测试接口和所述第二测试接口的输出单元，以及连接所述通讯接口的第一数字信号处理单元，连接所述第一数字信号处理单元的控制器，连接所述控制器的第二数字信号处理单元，连接所述第二数字信号处理单元和所述输出单元的模拟信号处理单元；

其中，所述控制器被配置为接收通讯接口的输入指令时切换所述输出单元与所述第一测试接口导通或所述输出单元与所述第二测试接口导通。

优选地，所述通讯接口包括第一连接器、第一驱动芯片3U1和第二驱动芯片3U2；

所述第二驱动芯片3U2的第二管脚连接所述第一连接器的第一管脚，所述第二驱动芯片3U2的第三管脚连接所述第一连接器的第二管脚，所述第二驱动芯片3U2的第四管脚连接所述第一连接器的第三管脚；所述第二驱动芯片3U2的第十一管脚连接所述第一连接器的第四管脚，所述第二驱动芯片3U2的第十二管脚连接所述第一连接器的第二十五管脚，所述第二驱动芯片3U2的第十三管脚连接所述第一连接器的第二十三管脚，所述第二驱动芯片3U2的第十四管脚连接所述第一连接器的第二十一管脚，所述第二驱动芯片3U2的第十五管脚连接所述第一连接器的第十九管脚；

所述第一驱动芯片3U1的第二管脚连接所述第一连接器的第三管脚，所述第一驱动芯片3U1的第三管脚连接所述第一连接器的第五管脚，所述第一驱动芯片3U1的第四管脚连接所述第一连接器的第七管脚，所述第一驱动芯片3U1的第五管脚连接所述第一连接器的第九管脚，所述第一驱动芯片3U1的第六管脚连接所述第一连接器的第十一管脚，所述第一驱动芯片3U1的第七管脚连接所述第一连接器的第十三管脚，所述第一驱动芯片3U1的第八管脚连接所述第一连接器的第十五管脚，所述第一驱动芯片3U1的第九管脚连接所述第一连接器的第十七管脚。

优选地，所述第一数字信号处理单元包括第一地址锁存单元、第一缓冲单元和第二连接器；

所述第一地址锁存单元的输入端连接所述第一驱动芯片3U1的输出端，所述第一地址锁存单元的输出端连接所述第一缓冲单元的输入端，所述第一缓冲单元的输出端连接所述第二连接器。

优选地，所述第一地址锁存单元包括锁存芯片5U1，所述第一缓冲单元包括第一缓冲芯片5U3、第二缓冲芯片5U4、第三缓冲芯片5U5和第四缓冲芯片5U6；

所述锁存芯片5U1的第一输出端连接所述第一缓冲芯片5U3的第二管脚、第四管脚、第六管脚和第八管脚，所述第一缓冲芯片5U3的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第一管脚；所述锁存芯片5U1的第二输出端连接所述第一缓冲芯片5U3的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第一缓冲芯片5U3的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第二管脚；

所述锁存芯片5U1的第三输出端连接所述第二缓冲芯片5U4的第二管脚、第四管脚、第六管脚和第八管脚，所述第二缓冲芯片5U4的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第三管脚；所述锁存芯片5U1的第四输出端连接所述第二缓冲芯片5U4的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第二缓冲芯片5U4的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第四管脚；

所述锁存芯片5U1的第五输出端连接所述第三缓冲芯片5U5的第二管脚、第四管脚、第六管脚和第八管脚，所述第三缓冲芯片5U5的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第五管脚；所述锁存芯片5U1的第六输出端连接所述第三缓冲芯片5U5的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第三缓冲芯片5U5的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第六管脚；

所述锁存芯片5U1的第七输出端连接所述第四缓冲芯片5U6的第二管脚、第四管脚、第六管脚和第八管脚，所述第四缓冲芯片5U6的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第七管脚；所述锁存芯片5U1的第八输出端连接所述第四缓冲芯片5U6的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第四缓冲芯片5U6的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第八管脚。

优选地，所述控制器包括单片机1U1、锁存芯片U3和锁存芯片1U4，所述第一地址锁存单元包括锁存芯片5U2；

所述单片机1U1的第二十四管脚至第三十一管脚分别连接所述锁存芯片1U3的输入管脚，所述锁存芯片1U3的输出管脚连接所述锁存芯片5U2的输入端，所述锁存芯片5U2的输出端连接所述缓冲单元的控制端；

所述单片机1U1第三十六管脚至第四十三管脚分别连接所述锁存芯片1U4的输入管脚，所述锁存芯片1U4的输出管脚连接所述第二数字信号处理单元。

优选地，所述第二数字信号处理单元包括第二地址锁存单元和第二缓冲单元；

所述第二地址锁存单元的输入端连接所述锁存芯片1U4的输出管脚，所述第二地址锁存单元的输出端连接所述第二缓冲单元的输入端，所述第二缓冲单元的输出端连接所述第二连接器。

优选地，所述第二地址锁存单元包括锁存芯片5U7，所述第二缓冲单元包括反向缓冲芯片5U8；

所述锁存芯片5U7的第一输出管脚连接所述反向缓冲芯片5U8的第九管脚，所述锁存芯片5U7的第二输出管脚连接所述反向缓冲芯片5U8的第十一管脚，所述锁存芯片5U7的第三输出管脚连接所述反向缓冲芯片5U8的第十三管脚，所述锁存芯片5U7的第四输出管脚连接所述反向缓冲芯片5U8的第一管脚，所述锁存芯片5U7的第五输出管脚连接所述反向缓冲芯片5U8的第三管脚，所述锁存芯片5U7的第六输出管脚连接所述反向缓冲芯片5U8的第五管脚；

所述反向缓冲芯片5U8的第八管脚连接所述第二连接器的第九管脚，所述反向缓冲芯片5U8的第十管脚连接所述第二连接器的第十管脚，所述反向缓冲芯片5U8的第十二管脚连接所述第二连接器的第十一管脚，所述反向缓冲芯片5U8的第二管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第四管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第六管脚连接所述第二连接器的第十四管脚。

优选地，所述模拟信号处理单元包括数模转换单元、放大单元和第三连接器；

所述数模转换单元的输入端经所述第二连接器连接第二缓冲单元的输出端，所述数模转换单元的输出端连接所述放大单元的输入端，所述放大单元的输出端连接所述第三连接器并通过所述第三连接器连接所述输出单元。

优选地，所述数模转换单元包括数模芯片7U1，所述放大单元包括运放7U4，所述数模芯片7U1的第四管脚至第十一管脚经所述第二连接器连接所述第二缓冲单元的输出端，所述数模芯片7U1的第一管脚连接所述运放7U4的第六管脚，所述数模芯片7U1的第二管脚连接所述运放7U4的第五管脚，所述运放7U4的第七管脚连接其第二管脚，所述运放7U4的第三管脚经一电阻接地，所述运放7U4的第一管脚连接所述第三连接器。

优选地，所述输出单元包括若干个锁存芯片，所述锁存芯片的输入端通过所述第三连接器连接所述放大单元的输出端，所述锁存芯片的输出端分别连接所述第一测试接口或所述第二测试接口。

优选地，本实用新型的一种核电环吊及气闸门电控电路板测试装置还包括：用于连接所述第一测试接口与所述直流调速器模块的第一转接板和用于连接所述第二测试接口与所述PLC模块的第二转接板。

实施本实用新型的一种核电环吊及气闸门电控电路板测试装置，具有以下有益效果：可以快速缩短核电环吊电控电路的检查时间。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型一种核电环吊及气闸门电控电路板测试装置一实施例的结构示意图；

图2是本实用新型一种核电环吊及气闸门电控电路板测试装置一实施例的电路原理图；

图3是本实用新型一种核电环吊及气闸门电控电路板测试装置另一实施例的电路原理图；

图4是本实用新型一种核电环吊及气闸门电控电路板测试装置另一实施例的电路原理图；

图5是本实用新型一种核电环吊及气闸门电控电路板测试装置另一实施例的电路原理图；

图6是本实用新型一种核电环吊及气闸门电控电路板测试装置另一实施例的电路原理图；

图7是本实用新型一种核电环吊及气闸门电控电路板测试装置另一实施例的结构示意图。

具体实施方式

为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。

如图1所示，在本实用新型的一种核电环吊及气闸门电控电路板测试装置第一实施例中，包括：用于连接上位机的通讯接口10，用于连接电控电路板中的直流调速器模块的第一测试接口61，用于连接电控电路板中的PLC模块的第二测试接口62，连接所述第一测试接口61和所述第二测试接口62的输出单元50，以及连接所述通讯接口10的第一数字信号处理单元21，连接所述第一数字信号处理单元21的控制器40，连接所述控制器40的第二数字信号处理单元22，连接所述第二数字信号处理单元22和所述输出单元50的模拟信号处理单元30；其中，所述控制器40被配置为接收通讯接口10的输入指令时切换所述输出单元50与所述第一测试接口61导通或所述输出单元50与所述第二测试接口62导通。具体的，通过通讯接口10连接上位机，接收上位机的测试指令，第一数字信号处理单元21连接通讯接口10，接收上位机的指令并进行信号转换，该指令经信号转换后进去控制器40，控制器40根据该指令输出对应的控制点评只第二数字信号处理单元22，通过第二数字信号处理单元22输出对应的指令至模拟信号处理单元30，通过模拟信号处理单元30输出对应的测试电平至输出单元50，输出单元50通过控制器40控制切换与第一测试接口61导通或第二测试接口62导通，在与第一测试接口61导通时，其通过第一测试接口61输出对应的测试电平至电控电路板的直流调速器模块，在与第二测试接口62导通时，其通过第二测试接口62输出对应的测试电平值电控电路板中的PLC模块。其中，通讯接口10可以采用标准的USB3.0通讯接口10，其可以与计算机通讯安全、快速、便捷，支持热插拔；

并能安全稳定运行于最新的Windows Viste/XP/NT系统内。同时，第一测试接口61和第二测试接口62可以进行扩展连接多个电控电路板，实现相同电路板的诊断测试，解决三端器件的测试，就是直流调速器接口算1个，另外PLC接口里可以对ABB PLC模块做测试，同时西门子PLC模块可以兼用

如图2所示，所述通讯接口10包括第一连接器、第一驱动芯片3U1和第二驱动芯片3U2；所述第二驱动芯片3U2的第二管脚连接所述第一连接器的第一管脚，所述第二驱动芯片3U2的第三管脚连接所述第一连接器的第二管脚，所述第二驱动芯片3U2的第四管脚连接所述第一连接器的第三管脚；所述第二驱动芯片3U2的第十一管脚连接所述第一连接器的第四管脚，所述第二驱动芯片3U2的第十二管脚连接所述第一连接器的第二十五管脚，所述第二驱动芯片3U2的第十三管脚连接所述第一连接器的第二十三管脚，所述第二驱动芯片3U2的第十四管脚连接所述第一连接器的第二十一管脚，所述第二驱动芯片3U2的第十五管脚连接所述第一连接器的第十九管脚；所述第一驱动芯片3U1的第二管脚连接所述第一连接器的第三管脚，所述第一驱动芯片3U1的第三管脚连接所述第一连接器的第五管脚，所述第一驱动芯片3U1的第四管脚连接所述第一连接器的第七管脚，所述第一驱动芯片3U1的第五管脚连接所述第一连接器的第九管脚，所述第一驱动芯片3U1的第六管脚连接所述第一连接器的第十一管脚，所述第一驱动芯片3U1的第七管脚连接所述第一连接器的第十三管脚，所述第一驱动芯片3U1的第八管脚连接所述第一连接器的第十五管脚，所述第一驱动芯片3U1的第九管脚连接所述第一连接器的第十七管脚。通信接口通过第一连接器连接上位机，并通过第一驱动芯片3U1和第二驱动芯片3U2进行信号驱动，以输出满足要求的电平信号至第一数字信号处理电路。

可选的，所述第一数字信号处理单元21包括第一地址锁存单元、第一缓冲单元和第二连接器；所述第一地址锁存单元的输入端连接所述第一驱动芯片3U1的输出端，所述第一地址锁存单元的输出端连接所述第一缓冲单元的输入端，所述第一缓冲单元的输出端连接所述第二连接器。其中地址锁存单元与缓冲单元，用来平衡电路中不同电平信号。

如图3所示，所述第一地址锁存单元包括锁存芯片5U1，所述第一缓冲单元包括第一缓冲芯片5U3、第二缓冲芯片5U4、第三缓冲芯片5U5和第四缓冲芯片5U6；所述锁存芯片5U1的第一输出端连接所述第一缓冲芯片5U3的第二管脚、第四管脚、第六管脚和第八管脚，所述第一缓冲芯片5U3的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第一管脚；所述锁存芯片5U1的第二输出端连接所述第一缓冲芯片5U3的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第一缓冲芯片5U3的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第二管脚；所述锁存芯片5U1的第三输出端连接所述第二缓冲芯片5U4的第二管脚、第四管脚、第六管脚和第八管脚，所述第二缓冲芯片5U4的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第三管脚；所述锁存芯片5U1的第四输出端连接所述第二缓冲芯片5U4的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第二缓冲芯片5U4的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第四管脚；所述锁存芯片5U1的第五输出端连接所述第三缓冲芯片5U5的第二管脚、第四管脚、第六管脚和第八管脚，所述第三缓冲芯片5U5的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第五管脚；所述锁存芯片5U1的第六输出端连接所述第三缓冲芯片5U5的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第三缓冲芯片5U5的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第六管脚；所述锁存芯片5U1的第七输出端连接所述第四缓冲芯片5U6的第二管脚、第四管脚、第六管脚和第八管脚，所述第四缓冲芯片5U6的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第七管脚；所述锁存芯片5U1的第八输出端连接所述第四缓冲芯片5U6的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第四缓冲芯片5U6的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第八管脚。即上位机对应的测试指令通过锁存芯片5U1、第一缓冲芯片5U3、第二缓冲芯片5U4、第三缓冲芯片5U5和第四缓冲芯片5U6处理后通过第二连接器输入至控制器40。

可选的，如图4所示，所述控制器40包括单片机1U1、锁存芯片U3和锁存芯片1U4，所述第一地址锁存单元包括锁存芯片5U2；所述单片机1U1的第二十四管脚至第三十一管脚分别连接所述锁存芯片1U3的输入管脚，所述锁存芯片1U3的输出管脚连接所述锁存芯片5U2的输入端，所述锁存芯片5U2的输出端连接所述缓冲单元的控制端。所述单片机1U1第三十六管脚至第四十三管脚分别连接所述锁存芯片1U4的输入管脚，所述锁存芯片1U4的输出管脚连接所述第二数字信号处理单元22。其中上位机输出的控制指令通过锁存芯片5U2处理后输入控制器40，并通过控制器40处理后输出至输出单元50，控制输出单元50动作。

可选的，如图3所示，所述第二地址锁存单元包括锁存芯片5U7，所述第二缓冲单元包括反向缓冲芯片5U8；所述锁存芯片5U7的第一输出管脚连接所述反向缓冲芯片5U8的第九管脚，所述锁存芯片5U7的第二输出管脚连接所述反向缓冲芯片5U8的第十一管脚，所述锁存芯片5U7的第三输出管脚连接所述反向缓冲芯片5U8的第十三管脚，所述锁存芯片5U7的第四输出管脚连接所述反向缓冲芯片5U8的第一管脚，所述锁存芯片5U7的第五输出管脚连接所述反向缓冲芯片5U8的第三管脚，所述锁存芯片5U7的第六输出管脚连接所述反向缓冲芯片5U8的第五管脚；所述反向缓冲芯片5U8的第八管脚连接所述第二连接器的第九管脚，所述反向缓冲芯片5U8的第十管脚连接所述第二连接器的第十管脚，所述反向缓冲芯片5U8的第十二管脚连接所述第二连接器的第十一管脚，所述反向缓冲芯片5U8的第二管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第四管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第六管脚连接所述第二连接器的第十四管脚。基本原则就是上位机下发两路指令，一路指令是测试用例指令，一路指令是控制输出模块切换与调速模块导通还是PLC模块导通，使得测试用例指令是对调速模块测试还是对OLC模块测试

可选的，所述模拟信号处理单元30包括数模转换单元、放大单元和第三连接器；所述数模转换单元的输入端经所述第二连接器连接第二缓冲单元的输出端，所述数模转换单元的输出端连接所述放大单元的输入端，所述放大单元的输出端将通过放大单元的信号发送至连接所述第三连接器并通过所述第三连接器连接所述输出单元50。

可选的，如图5所示，所述数模转换单元包括数模芯片7U1，所述放大单元包括运放7U4，所述数模芯片7U1的第四管脚至第十一管脚经所述第二连接器连接所述第二缓冲单元的输出端，所述数模芯片7U1的第一管脚连接所述运放7U4的第六管脚，所述数模芯片7U1的第二管脚连接所述运放7U4的第五管脚，所述运放7U4的第七管脚连接其第二管脚，所述运放7U4的第三管脚经一电阻接地，所述运放7U4的第一管脚连接所述第三连接器。

可选的，如图6所示，所述输出单元50包括若干个锁存芯片，所述锁存芯片的输入端通过所述第三连接器连接所述放大单元的输出端，所述锁存芯片的输出端分别连接所述第一测试接口61或所述第二测试接口62。具体的，锁存芯片可以包括锁存芯片21U1、锁存芯片21U2、锁存芯片21U3、锁存芯片21U4、锁存芯片21U5、锁存芯片21U6、锁存芯片21U7、锁存芯片21U8、锁存芯片21U9、和锁存芯片21U10，锁存芯片是将信号暂存以维持下一级电平状态。其中第一测试接口61和第二测试接口62分别采用并口与串口连接下一级电路。

可选的，如图7所示，本实用新型的一种核电环吊及气闸门电控电路板测试装置还包括：用于连接所述第一测试接口61与所述直流调速器模块的第一转接板71和用于连接所述第二测试接口62与所述PLC模块的第二转接板72。具体的，第一测试接口61和第二测试接口62可以分别通过转接板连接直流调速模块和PLC模块，转接模块上设有通过排线连接的连接器，形成接口的延长连接，以方便测试过程中的线路连接。

可以理解的，以上实施例仅表达了本实用新型的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本实用新型的保护范围；因此，凡跟本实用新型权利要求范围所做的等同变换与修饰，均应属于本实用新型权利要求的涵盖范围。

Claims (10)

1.一种核电环吊及气闸门电控电路板测试装置，其特征在于，包括：用于连接上位机的通讯接口，用于连接电控电路板中的直流调速器模块的第一测试接口，用于连接电控电路板中的PLC模块的第二测试接口，连接所述第一测试接口和所述第二测试接口的输出单元，以及连接所述通讯接口的第一数字信号处理单元，连接所述第一数字信号处理单元的控制器，连接所述控制器的第二数字信号处理单元，连接所述第二数字信号处理单元和所述输出单元的模拟信号处理单元；

其中，所述控制器被配置为接收通讯接口的输入指令时切换所述输出单元与所述第一测试接口导通或所述输出单元与所述第二测试接口导通。

2.根据权利要求1所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述通讯接口包括第一连接器、第一驱动芯片3U1和第二驱动芯片3U2；

所述第二驱动芯片3U2的第二管脚连接所述第一连接器的第一管脚，所述第二驱动芯片3U2的第三管脚连接所述第一连接器的第二管脚，所述第二驱动芯片3U2的第四管脚连接所述第一连接器的第三管脚；所述第二驱动芯片3U2的第十一管脚连接所述第一连接器的第四管脚，所述第二驱动芯片3U2的第十二管脚连接所述第一连接器的第二十五管脚，所述第二驱动芯片3U2的第十三管脚连接所述第一连接器的第二十三管脚，所述第二驱动芯片3U2的第十四管脚连接所述第一连接器的第二十一管脚，所述第二驱动芯片3U2的第十五管脚连接所述第一连接器的第十九管脚；

所述第一驱动芯片3U1的第二管脚连接所述第一连接器的第三管脚，所述第一驱动芯片3U1的第三管脚连接所述第一连接器的第五管脚，所述第一驱动芯片3U1的第四管脚连接所述第一连接器的第七管脚，所述第一驱动芯片3U1的第五管脚连接所述第一连接器的第九管脚，所述第一驱动芯片3U1的第六管脚连接所述第一连接器的第十一管脚，所述第一驱动芯片3U1的第七管脚连接所述第一连接器的第十三管脚，所述第一驱动芯片3U1的第八管脚连接所述第一连接器的第十五管脚，所述第一驱动芯片3U1的第九管脚连接所述第一连接器的第十七管脚。

3.根据权利要求2所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述第一数字信号处理单元包括第一地址锁存单元、第一缓冲单元和第二连接器；

所述第一地址锁存单元的输入端连接所述第一驱动芯片3U1的输出端，所述第一地址锁存单元的输出端连接所述第一缓冲单元的输入端，所述第一缓冲单元的输出端连接所述第二连接器。

4.根据权利要求3所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述第一地址锁存单元包括锁存芯片5U1，所述第一缓冲单元包括第一缓冲芯片5U3、第二缓冲芯片5U4、第三缓冲芯片5U5和第四缓冲芯片5U6；

所述锁存芯片5U1的第一输出端连接所述第一缓冲芯片5U3的第二管脚、第四管脚、第六管脚和第八管脚，所述第一缓冲芯片5U3的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第一管脚；所述锁存芯片5U1的第二输出端连接所述第一缓冲芯片5U3的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第一缓冲芯片5U3的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第二管脚；

所述锁存芯片5U1的第三输出端连接所述第二缓冲芯片5U4的第二管脚、第四管脚、第六管脚和第八管脚，所述第二缓冲芯片5U4的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第三管脚；所述锁存芯片5U1的第四输出端连接所述第二缓冲芯片5U4的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第二缓冲芯片5U4的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第四管脚；

所述锁存芯片5U1的第五输出端连接所述第三缓冲芯片5U5的第二管脚、第四管脚、第六管脚和第八管脚，所述第三缓冲芯片5U5的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第五管脚；所述锁存芯片5U1的第六输出端连接所述第三缓冲芯片5U5的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第三缓冲芯片5U5的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第六管脚；

所述锁存芯片5U1的第七输出端连接所述第四缓冲芯片5U6的第二管脚、第四管脚、第六管脚和第八管脚，所述第四缓冲芯片5U6的第十二管脚、第十四管脚、第十六管脚和第十八管脚连接所述第二连接器的第七管脚；所述锁存芯片5U1的第八输出端连接所述第四缓冲芯片5U6的第十一管脚、第十三管脚、第十五管脚和第十七管脚，所述第四缓冲芯片5U6的第三管脚、第五管脚、第七管脚和第九管脚连接所述第二连接器的第八管脚。

5.根据权利要求3所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述控制器包括单片机1U1、锁存芯片U3和锁存芯片1U4，所述第一地址锁存单元包括锁存芯片5U2；

所述单片机1U1的第二十四管脚至第三十一管脚分别连接所述锁存芯片1U3的输入管脚，所述锁存芯片1U3的输出管脚连接所述锁存芯片5U2的输入端，所述锁存芯片5U2的输出端连接所述缓冲单元的控制端；

所述单片机1U1第三十六管脚至第四十三管脚分别连接所述锁存芯片1U4的输入管脚，所述锁存芯片1U4的输出管脚连接所述第二数字信号处理单元。

6.根据权利要求5所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述第二数字信号处理单元包括第二地址锁存单元和第二缓冲单元；

所述第二地址锁存单元的输入端连接所述锁存芯片1U4的输出管脚，所述第二地址锁存单元的输出端连接所述第二缓冲单元的输入端，所述第二缓冲单元的输出端连接所述第二连接器。

7.根据权利要求6所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述第二地址锁存单元包括锁存芯片5U7，所述第二缓冲单元包括反向缓冲芯片5U8；

所述锁存芯片5U7的第一输出管脚连接所述反向缓冲芯片5U8的第九管脚，所述锁存芯片5U7的第二输出管脚连接所述反向缓冲芯片5U8的第十一管脚，所述锁存芯片5U7的第三输出管脚连接所述反向缓冲芯片5U8的第十三管脚，所述锁存芯片5U7的第四输出管脚连接所述反向缓冲芯片5U8的第一管脚，所述锁存芯片5U7的第五输出管脚连接所述反向缓冲芯片5U8的第三管脚，所述锁存芯片5U7的第六输出管脚连接所述反向缓冲芯片5U8的第五管脚；

所述反向缓冲芯片5U8的第八管脚连接所述第二连接器的第九管脚，所述反向缓冲芯片5U8的第十管脚连接所述第二连接器的第十管脚，所述反向缓冲芯片5U8的第十二管脚连接所述第二连接器的第十一管脚，所述反向缓冲芯片5U8的第二管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第四管脚连接所述第二连接器的第十二管脚，所述反向缓冲芯片5U8的第六管脚连接所述第二连接器的第十四管脚。

8.根据权利要求7所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述模拟信号处理单元包括数模转换单元、放大单元和第三连接器；

所述数模转换单元的输入端经所述第二连接器连接第二缓冲单元的输出端，所述数模转换单元的输出端连接所述放大单元的输入端，所述放大单元的输出端连接所述第三连接器并通过所述第三连接器连接所述输出单元。

9.根据权利要求8所述的核电环吊及气闸门电控电路板测试装置，其特征在于，所述数模转换单元包括数模芯片7U1，所述放大单元包括运放7U4，所述数模芯片7U1的第四管脚至第十一管脚经所述第二连接器连接所述第二缓冲单元的输出端，所述数模芯片7U1的第一管脚连接所述运放7U4的第六管脚，所述数模芯片7U1的第二管脚连接所述运放7U4的第五管脚，所述运放7U4的第七管脚连接其第二管脚，所述运放7U4的第三管脚经一电阻接地，所述运放7U4的第一管脚连接所述第三连接器；所述输出单元包括若干个锁存芯片，所述锁存芯片的输入端通过所述第三连接器连接所述放大单元的输出端，所述锁存芯片的输出端分别连接所述第一测试接口或所述第二测试接口。

10.根据权利要求1所述的核电环吊及气闸门电控电路板测试装置，其特征在于，还包括：用于连接所述第一测试接口与所述直流调速器模块的第一转接板和用于连接所述第二测试接口与所述PLC模块的第二转接板。

Images