CN215117510U

CN215117510U - 一种基于vpx架构的国产双控混合存储控制模块

Info

Publication number: CN215117510U
Application number: CN202120605377.5U
Authority: CN
Inventors: 雍珂; 罗凯; 刘志德; 丁龙
Original assignee: Changsha Ruiteng Information Technology Co ltd
Current assignee: Changsha Ruiteng Information Technology Co ltd
Priority date: 2021-03-25
Filing date: 2021-03-25
Publication date: 2021-12-10
Anticipated expiration: 2031-03-25

Abstract

本实用新型公开了一种基于VPX架构的国产双控混合存储控制模块，包括集成电路板、前面板和背板连接器，集成电路板的两端分别与前面板和背板连接器连接，集成电路板的表面分别集成有CPU单元、内存单元、PCIE交换单元、基板管理单元和接口单元，CPU单元的输出端口通过四条DDR3总线与内存单元连接，CPU单元的其中第一个引脚端口通过PCIE X16总线与PCIE交换单元连接，PCIE交换单元通过PCIE X1总线接口与接口单元的USB芯片模块连接，PCIE交换单元通过PCIE X1总线与接口单元的SATA芯片模块连接。本发明采用VPX架构，具有较强抗振动、抗冲击特性；支持PCIE X8控制模块互连，可扩展为双控制器产品；集成基板管理单元，可实现控制模块、整机的远程管理功能。

Description

一种基于VPX架构的国产双控混合存储控制模块

技术领域

本实用新型涉及一种存储控制模块，特别涉及一种基于VPX架构的国产双控混合存储控制模块，属于VPX架构存储控制技术领域。

背景技术

混合存储设备指一台存储设备内采用两种或两种以上存储介质的设备，如一设备内同时使用HDD存储介质及SSD存储介质。

每一个存储设备是一个单独的计算节点，每一个存储设备包括：存储单元和控制单元，其中存储单元用于存储设备的数据，控制单元用于获取访问信息、记录访问信息、调整数据存储位置。当前市面上的机架式存储设备主要由一个控制单元及一个存储单元构成，当前市面上的存储设备都是由一个控制模块和一个存储模块组成，这样的存储设备数据处理及数据存储能力有限，传统机架式存储设备控制模块配置在使用过程中不能改变，无法做到在实际使用环境中灵活配置。

现有技术实现的控制模块与其他模块采用一体化设计，不利于产品维护、产品扩展，产品抗冲击、振动能力弱。

实用新型内容

本实用新型的目的在于提供一种基于VPX架构的国产双控混合存储控制模块实现，以解决上述背景技术中提出的不利于产品维护、产品扩展，产品抗冲击、振动能力弱的问题。

为实现上述目的，本实用新型提供如下技术方案：一种基于VPX架构的国产双控混合存储控制模块，包括集成电路板、前面板和背板连接器，所述集成电路板的两端分别与前面板和背板连接器连接，所述集成电路板的表面分别集成有CPU单元、内存单元、PCIE交换单元、基板管理单元和接口单元，所述CPU单元的输出端口通过四条DDR3总线与内存单元连接，所述CPU单元的其中第一个引脚端口通过PCIE X16总线与PCIE交换单元连接，所述PCIE交换单元通过PCIE X1总线接口与接口单元的USB芯片模块连接，所述PCIE交换单元通过PCIE X1总线与接口单元的SATA芯片模块连接，所述PCIE交换单元通过PCIE X1总线与基板管理单元连接，所述CPU单元的其中第三个引脚端口通过PCIE X8总线与背板连接器连接，所述PCIE交换单元通过两路PCIE X4总线分别连接有接口单元的两个SRIO扩展芯片模块，两个SRIO扩展芯片模块均通过背板连接器引出，所述PCIE交换单元通过PCIE X4总线连接有接口单元的千兆网络芯片模块，所述千兆网络芯片模块引出两路信号与背板连接器连接，所述CPU单元通过SPI总线连接有BIOS模块，所述CPU单元通过RTC总线连接有DS1339U模块，所述CPU单元通过9线串口和3线串口均与设有的CPLD模块，所述CPLD模块引出一路3针调试串口模块，所述CPU单元通过12C总线连接有W83795模块，所述CPU单元通过CLOCK总线连接有CLOCK GEN模块。

作为本实用新型的一种优选技术方案，所述前面板处依次引出有VGA接口、管理网口和两个电源指示灯，所述VGA接口和管理网口均与基板管理单元连接。

作为本实用新型的一种优选技术方案，所述USB芯片模块扩展有4个USB接口，其中一个所述USB接口通过前面板引出，其中另一个所述USB接口与基板管理单元连接，其中另外两个所述USB接口通过背板连接器引出。

作为本实用新型的一种优选技术方案，所述PCIE交换单元通过PCIE X总线连接有XMC连接器，所述XMC连接器连接有FPGA单元。

作为本实用新型的一种优选技术方案，所述SATA芯片模块引出一路SATA信号连接有板载mSATA接口模块，所述SATA芯片模块引出三路SATA信号背板连接器连接。

作为本实用新型的一种优选技术方案，所述内存单元由四个DDR3板载内存颗粒组成，且每个所述DDR3板载内存颗粒的内存容量均为 4GB。

作为本实用新型的一种优选技术方案，所述CPU单元的其中第二个引脚端口通过PCIE X8总线连接有万兆网络芯片，所述万兆网络芯片扩展有两个万兆网口，两个所述万兆网口分别由前面板和背板连接器引出。

作为本实用新型的一种优选技术方案，包括以下步骤：

S1：首先CPU单元通过PCIE X8总线与接口单元的万兆网络芯片连接，分别扩展两个万兆网口引出到前面板与背板连接器，再将CPU单元通过PCIE X8总线连接背板连接器，用于外部控制模块扩展；

S2：紧接着将PCIE交换单元通过PCIE X8总线连接XMC连接器，并通过XMC连接器连接FPGA单元，PCIE交换单元通过PCIE X1总线接口连接接口单元的USB芯片模块，扩展成4个USB接口，1个通过前面板引出，2个通过背板连接器引出，1个连接到基板管理单元；

S3：PCIE交换单元通过PCIE X1总线连接基板管理单元，基板管理单元通过前面板引出1个管理网口及1个VGA接口，基板管理单元引出一个IIC接口道背板连接器，PCIE交换单元通过PCIE X1总线连接接口单元的SATA芯片模块，SATA芯片模块引出1路SATA信号到板载MSATA接口、3路SATA信号到背板连接器；

S4：PCIE交换单元通过2路PCIE X4总线与接口单元的2个SRIO扩展芯片模块连接，并通过背板连接器引出，PCIE交换单元通过PCIE X4总线与接口单元的千兆网络芯片模块连接，引出两路千兆网络信号连接到背板连接器。

与现有技术相比，本实用新型的有益效果是：

1.本实用新型一种基于VPX架构的国产双控混合存储控制模块，本实用新型采用VPX架构，具有较强抗振动、抗冲击特性；支持PCIE X8控制模块互连，可扩展为双控制器产品；集成基板管理单元，可实现控制模块、整机的远程管理功能。

附图说明

图1为本实用新型的模块示意图；

图2为本实用新型模块的扩展结构示意图

图中：1、集成电路板；2、前面板；3、背板连接器；4、USB芯片模块；5、XMC连接器；6、万兆网络芯片；7、SRIO扩展芯片模块；8、千兆网络芯片模块；9、SATA芯片模块；10、CPU单元；11、PCIE交换单元；12、VGA接口；13、管理网口；14、USB接口；15、万兆网口；16、电源指示灯；17、基板管理单元；18、板载mSATA接口模块；19、BIOS模块；20、DS1339U模块；21、CPLD模块；22、3针调试串口模块；23、W83795模块；24、CLOCK GEN模块；25、内存单元。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型提供了一种基于VPX架构的国产双控混合存储控制模块的技术方案：

根据图1所示，包括集成电路板1、前面板2和背板连接器3，集成电路板1的两端分别与前面板2和背板连接器3连接，集成电路板1的表面分别集成有CPU单元10、内存单元25、PCIE交换单元11、基板管理单元17和接口单元，CPU单元10的输出端口通过四条DDR3总线与内存单元25连接，CPU单元10的其中第一个引脚端口通过PCIE X16总线与PCIE交换单元11连接，PCIE交换单元11通过PCIE X1总线接口与接口单元的USB芯片模块4连接，PCIE交换单元11通过PCIE X1总线与接口单元的SATA芯片模块9连接，PCIE交换单元11通过PCIE X1总线与基板管理单元17连接，CPU单元10的其中第三个引脚端口通过PCIE X8总线与背板连接器3连接，PCIE交换单元11通过两路PCIE X4总线分别连接有接口单元的两个SRIO扩展芯片模块7，两个SRIO扩展芯片模块7均通过背板连接器3引出，PCIE交换单元11通过PCIE X4总线连接有接口单元的千兆网络芯片模块8，千兆网络芯片模块8引出两路信号与背板连接器3连接，CPU单元10通过SPI总线连接有BIOS模块19，CPU单元10通过RTC总线连接有DS1339U模块20，CPU单元10通过3线串口和9线串口均与设有的CPLD模块21，CPLD模块21引出一路3针调试串口模块22，CPU单元10通过12C总线连接有W83795模块23，CPU单元10通过CLOCK总线连接有CLOCK GEN模块24。

前面板2处依次引出有VGA接口12、管理网口13和两个电源指示灯16，VGA接口12和管理网口13均与基板管理单元17连接。

USB芯片模块4扩展有4个USB接口14，其中一个USB接口14通过前面板2引出，其中另一个USB接口14与基板管理单元17连接，其中另外两个USB接口14通过背板连接器3引出。

PCIE交换单元11通过PCIE X8总线连接有XMC连接器5，XMC连接器5连接有FPGA单元。

SATA芯片模块9引出一路SATA信号连接有板载mSATA接口模块18，SATA芯片模块9引出三路SATA信号背板连接器3连接。

内存单元25由四个DDR3板载内存颗粒组成，且每个DDR3板载内存颗粒的内存容量均为4 GB。

CPU单元10的其中第二个引脚端口通过PCIE X8总线连接有万兆网络芯片6，万兆网络芯片6扩展有两个万兆网口15，两个万兆网口15分别由前面板2和背板连接器3引出。

具体使用时，本实用新型一种基于VPX架构的国产双控混合存储控制模块，首先CPU单元10通过PCIE X8总线与接口单元的万兆网络芯片6连接，分别扩展两个万兆网口15引出到前面板2与背板连接器3，再将CPU单元10通过PCIE X8总线连接背板连接器3，用于外部控制模块扩展；紧接着将PCIE交换单元11通过PCIE X8总线连接XMC连接器5，并通过XMC连接器5连接FPGA单元，PCIE交换单元11通过PCIE X1总线接口连接接口单元的USB芯片模块4，扩展成4个USB接口，1个通过前面板2引出，2个通过背板连接器3引出，1个连接到基板管理单元17；PCIE交换单元11通过PCIE X1总线连接基板管理单元17，基板管理单元17通过前面板2引出1个管理网口13及1个VGA接口12，基板管理单元17引出一个IIC接口道背板连接器3，PCIE交换单元11通过PCIE X1总线连接接口单元的SATA芯片模块9，SATA芯片模块9引出1路SATA信号到板载MSATA接口模块18、3路SATA信号到背板连接器3；PCIE交换单元11通过2路PCIE X4总线与接口单元的2个SRIO扩展芯片模块7连接，并通过背板连接器3引出，PCIE交换单元11通过PCIE X4总线与接口单元的千兆网络芯片模块8连接，引出两路千兆网络信号连接到背板连接器3。

在本实用新型的描述中，需要理解的是，指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型中，除非另有明确的规定和限定，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims

1.一种基于VPX架构的国产双控混合存储控制模块，包括集成电路板（1）、前面板（2）和背板连接器（3），其特征在于，所述集成电路板（1）的两端分别与前面板（2）和背板连接器（3）连接，所述集成电路板（1）的表面分别集成有CPU单元（10）、内存单元（25）、PCIE交换单元（11）、基板管理单元（17）和接口单元，所述CPU单元（10）的输出端口通过四条DDR3总线与内存单元（25）连接，所述CPU单元（10）的其中第一个引脚端口通过PCIE X16总线与PCIE交换单元（11）连接，所述PCIE交换单元（11）通过PCIE X1总线接口与接口单元的USB芯片模块（4）连接，所述PCIE交换单元（11）通过PCIE X1总线与接口单元的SATA芯片模块（9）连接，所述PCIE交换单元（11）通过PCIE X1总线与基板管理单元（17）连接，所述CPU单元（10）的其中第三个引脚端口通过PCIE X8总线与背板连接器（3）连接，所述PCIE交换单元（11）通过两路PCIE X4总线分别连接有接口单元的两个SRIO扩展芯片模块（7），两个SRIO扩展芯片模块（7）均通过背板连接器（3）引出，所述PCIE交换单元（11）通过PCIE X4总线连接有接口单元的千兆网络芯片模块（8），所述千兆网络芯片模块（8）引出两路信号与背板连接器（3）连接，所述CPU单元（10）通过SPI总线连接有BIOS模块（19），所述CPU单元（10）通过RTC总线连接有DS1339U模块（20），所述CPU单元（10）通过3线串口和9线串口均与设有的CPLD模块（21），所述CPLD模块（21）引出一路3针调试串口模块（22），所述CPU单元（10）通过12C总线连接有W83795模块（23），所述CPU单元（10）通过CLOCK总线连接有CLOCK GEN模块（24）。

2.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述前面板（2）处依次引出有VGA接口（12）、管理网口（13）和两个电源指示灯（16），所述VGA接口（12）和管理网口（13）均与基板管理单元（17）连接。

3.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述USB芯片模块（4）扩展有4个USB接口（14），其中一个所述USB接口（14）通过前面板（2）引出，其中另一个所述USB接口（14）与基板管理单元（17）连接，其中另外两个所述USB接口（14）通过背板连接器（3）引出。

4.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述PCIE交换单元（11）通过PCIE X8总线连接有XMC连接器（5），所述XMC连接器（5）连接有FPGA单元。

5.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述SATA芯片模块（9）引出一路SATA信号连接有板载mSATA接口模块（18），所述SATA芯片模块（9）引出三路SATA信号背板连接器（3）连接。

6.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述内存单元（25）由四个DDR3板载内存颗粒组成，且每个所述DDR3板载内存颗粒的内存容量均为4 GB。

7.根据权利要求1所述的一种基于VPX架构的国产双控混合存储控制模块，其特征在于：所述CPU单元（10）的其中第二个引脚端口通过PCIE X8总线连接有万兆网络芯片（6），所述万兆网络芯片（6）扩展有两个万兆网口（15），两个所述万兆网口（15）分别由前面板（2）和背板连接器（3）引出。