CN215072574U - 一种基于V-by-One的信号发生器 - Google Patents

Abstract

本实用新型公开了一种基于V‑by‑One的信号发生器，涉及大尺寸液晶模组的测试技术领域。一种基于V‑by‑One的信号发生器，接收模块用于接收输入信号，并将输入信号发送至组合模块中；组合模块用于接收接收模块发送过来的输入信号，并将输入信号发送至输出模块和内存条模块中；输出模块用于接收组合模块发送过来的输入信号，并将输入信号转换为输出信号，同时将输出信号发送至内存条模块，也用于将输出信号进行向外输出；内存条模块用于接收组合模块发送过来的输入信号，并将输入信号进行存储，也用于接收输出模块发送过来的输出信号，并将输出信号进行存储。本实用新型能够更容易保证多路信号编解码处理之间的同步性，同时也具有良好的灵活性。

Description

一种基于V-by-One的信号发生器

技术领域

本实用新型涉及大尺寸液晶模组的测试技术领域，具体为一种基于V-by-One的信号发生器。

背景技术

随着消费的需求提升，液晶模组尺寸越来越大，分辨率越来越高，液晶模组的测试装置所需要的信号的带宽越来越高，目前基于传统LVDS(Low-VoltageDifferentialSignaling，低压差分信号) 接口的测试装置，是由芯片直接输出多组低压差分测试信号进行液晶模组的检测，存在如下技术问题：

1、基于LVDS 接口的测试装置中的低压差分信号速率低（大多数低压差分信号速率在1Gbps 以下，最高不超过1.5Gbps），高带宽需要的传输线缆繁多；

2、基于LVDS 接口的测试装置中的每组低压差分信号均需要传输时钟，多组低压差分信号需要对应的多路时钟，降低了有效带宽。

3、多路低压差分信号传输时的功耗大，电磁干扰严重。

实用新型内容

本实用新型的目的在于提供一种基于V-by-One的信号发生器，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种基于V-by-One的信号发生器，包括接收模块、组合模块、输出模块和内存条模块，所述接收模块的输出端连接组合模块的输入端，所述组合模块的输出端连接输出模块的输入端和内存条模块的输入端；

所述接收模块用于接收输入信号，并将所述输入信号发送至组合模块中；

所述组合模块用于接收接收模块发送过来的输入信号，并将所述输入信号发送至输出模块和内存条模块中；

所述输出模块用于接收组合模块发送过来的输入信号，并将所述输入信号转换为输出信号，同时将所述输出信号发送至内存条模块，所述输出模块也用于将输出信号进行向外输出；

所述内存条模块用于接收组合模块发送过来的输入信号，并将所述输入信号进行存储，所述内存条模块也用于接收输出模块发送过来的输出信号，并将所述输出信号进行存储。

更进一步地讲，还包括有串并联转换器和扰码模块，所述组合模块通过串并联转换器和扰码模块将输入信号发送至输出模块中；

所述串并联转换器用于将输入信号进行串并联转换；

所述扰码模块用于减少输入信号的扰乱。

更进一步地讲，所述组合模块的输入端用于接收分离视频输入信号，所述输出模块的输出端用于输出分离视频输出信号。

更进一步地讲，所述分离视频输入信号包括有视频数据和控制数据。

更进一步地讲，所述接收模块包括有图形信号发生器和信号解码模块，所述图形信号发生器和信号解码模块用于输出分离视频输入信号。

更进一步地讲，所述扰码模块包括有子接收模块、VdoDataGen模块和ArmCtrl模块，所述子接收模块的输入端连接串并联转换器的输出端，所述子接收模块的输出端连接VdoDataGen模块的输入端，所述VdoDataGen模块的输出端连接ArmCtrl模块的输入端，所述ArmCtrl模块的输入端连接输出模块的输入端。

更进一步地讲，所述内存条模块中存储的输入信号与输出信号为一一对应关系。

与现有技术相比，本实用新型的有益效果是：

本实用新型通过利用多路收发器，可以同时接收多路信号，同时通过扰码模块，能够减少多路信号在传输过程中造成的紊乱，且由于内存条模块中输入信号与输出信号之间一一对应，从而通过输出信号能够直接查询输入信号，通过输入信号也能够直接查询输出信号，进而能够更容易保证多路信号编解码处理之间的同步性，同时也具有良好的灵活性。

附图说明

图1为本实用新型信号发生器的连接结构示意图；

图2为本实用新型接收模块的结构示意图。

图中标号对应部件名称：

图中：

1、接收模块；2、组合模块；3、输出模块；4、内存条模块；5、串并联转换器；6、扰码模块。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。其中，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。

需要说明的是，在本实用新型的描述中，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，并不是指示或暗示所指的装置或元件所必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

应注意的是，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要再对其进行进一步的具体讨论和描述。

实施例1

参考图1-图2，本实施例提供了一种基于V-by-One的信号发生器，该信号发生器包括有接收模块1、组合模块2、输出模块3、内存条模块4、串并联转换器5和扰码模块6。其中接收模块1的输出端连接组合模块2的输入端，组合模块2的输出端连接串并联转换器5的输入端和内存条模块4的输入端，串并联转换器5的输出端连接扰码模块6的输入端，扰码模块6的输入端连接输出模块3的输入端。

在本实施例中，具体地讲，接收模块1用于接收输入信号，并将输入信号发送至组合模块2中。其中接收模块1包括有图形信号发生器和信号解码模块，同时图形信号发生器和信号解码模块均用于输出分离视频输入信号。值得注意的是，分离视频输入信号包括有视频数据和控制数据。也就是说，图形信号发生器和/或信号解码模块可以输出视频数据和/或控制数据。

组合模块2用于接收接收模块1发送过来的输入信号，即接收视频数据和/或控制数据，并将该接收到的输入信号发送至输出模块3和内存条模块4中。值得注意的是，在组合模块2将接收到的输入信号发送至输出模块3的过程中，组合模块2需先将接收到的输入信号发送至串并联转换器5中，由串并联转换器5将信号发送至扰码模块6后，由扰码模块6再将信号发送至输出模块3中。这是由于串并联转换器5用于将输入信号进行串并联转换，也就是说，组合模块2再将接收到的输入信号发送至输出模块3前，需要先进行串并联转换。其中扰码模块6用于减少输入信号的扰乱，故在进行实际转换传输的过程中，可以减少信号的紊乱，提高信号的传输。

值得注意的是，扰码模块6中包括有子接收模块、VdoDataGen模块和ArmCtrl模块，其中子接收模块、VdoDataGen模块和ArmCtrl模块之间依次进行信号传输，具体地讲，子接收模块的输入端连接串并联转换器5的输出端，子接收模块的输出端连接VdoDataGen模块的输入端，VdoDataGen模块的输出端连接ArmCtrl模块的输入端，ArmCtrl模块的输入端连接输出模块3的输入端。其中子接收模块在接收了串并联转换器5经过串并联转换后的信号后，将该串并联转换后的信号发送至VdoDataGen模块中，在VdoDataGen模块中产生视频图像数据，并在ArmCtrl模块指定的坐标位置上叠加十字光标在图像数据上。

输出模块3用于接收组合模块2发送过来的输入信号，并将输入信号转换为输出信号，即输出分离视频输出信号。同时将输出信号发送至内存条模块4，输出模块3也用于将输出信号进行向外输出。

内存条模块4用于接收组合模块2发送过来的输入信号，并将输入信号进行存储，内存条模块4也用于接收输出模块3发送过来的输出信号，并将输出信号进行存储。值得注意的是，内存条模块4中存储的输入信号与输出信号为一一对应关系。从而通过输出信号能够直接查询输入信号，通过输入信号也能够直接查询输出信号，进而能够更容易保证多路信号编解码处理之间的同步性，同时也具有良好的灵活性。

以上示意性的对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。

Claims (7)

1.一种基于V-by-One的信号发生器，包括接收模块（1）、组合模块（2）、输出模块（3）和内存条模块（4），其特征在于，所述接收模块（1）的输出端连接组合模块（2）的输入端，所述组合模块（2）的输出端连接输出模块（3）的输入端和内存条模块（4）的输入端；

所述接收模块（1）用于接收输入信号，并将所述输入信号发送至组合模块（2）中；

所述组合模块（2）用于接收接收模块（1）发送过来的输入信号，并将所述输入信号发送至输出模块（3）和内存条模块（4）中；

所述输出模块（3）用于接收组合模块（2）发送过来的输入信号，并将所述输入信号转换为输出信号，同时将所述输出信号发送至内存条模块（4），所述输出模块（3）也用于将输出信号进行向外输出；

所述内存条模块（4）用于接收组合模块（2）发送过来的输入信号，并将所述输入信号进行存储，所述内存条模块（4）也用于接收输出模块（3）发送过来的输出信号，并将所述输出信号进行存储。

2.根据权利要求1所述的一种基于V-by-One的信号发生器，其特征在于，还包括有串并联转换器（5）和扰码模块（6），所述组合模块（2）通过串并联转换器（5）和扰码模块（6）将输入信号发送至输出模块（3）中；

所述串并联转换器（5）用于将输入信号进行串并联转换；

所述扰码模块（6）用于减少输入信号的扰乱。

3.根据权利要求2所述的一种基于V-by-One的信号发生器，其特征在于，所述组合模块（2）的输入端用于接收分离视频输入信号，所述输出模块（3）的输出端用于输出分离视频输出信号。

4.根据权利要求3所述的一种基于V-by-One的信号发生器，其特征在于，所述分离视频输入信号包括有视频数据和控制数据。

5.根据权利要求1所述的一种基于V-by-One的信号发生器，其特征在于，所述接收模块（1）包括有图形信号发生器和信号解码模块，所述图形信号发生器和信号解码模块用于输出分离视频输入信号。

6.根据权利要求2所述的一种基于V-by-One的信号发生器，其特征在于，所述扰码模块（6）包括有子接收模块、VdoDataGen模块和ArmCtrl模块，所述子接收模块的输入端连接串并联转换器（5）的输出端，所述子接收模块的输出端连接VdoDataGen模块的输入端，所述VdoDataGen模块的输出端连接ArmCtrl模块的输入端，所述ArmCtrl模块的输入端连接输出模块（3）的输入端。

7.根据权利要求1所述的一种基于V-by-One的信号发生器，其特征在于，所述内存条模块（4）中存储的输入信号与输出信号为一一对应关系。

Images