CN215071633U - 一种用于hmdi2.0/hdmi2.1的esd保护电路 - Google Patents
一种用于hmdi2.0/hdmi2.1的esd保护电路 Download PDFInfo
- Publication number
- CN215071633U CN215071633U CN202121237999.3U CN202121237999U CN215071633U CN 215071633 U CN215071633 U CN 215071633U CN 202121237999 U CN202121237999 U CN 202121237999U CN 215071633 U CN215071633 U CN 215071633U
- Authority
- CN
- China
- Prior art keywords
- tvs tube
- protection circuit
- tvs
- tube
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供了一种用于HMDI2.0/HDMI2.1的ESD保护电路,包括连接端口、保护电路与AOC OE芯片,保护电路包括第一保护电路、第二保护电路与第三保护电路;第一保护电路、第二保护电路与第三保护电路分别与连接端口、AOC OE芯片电连接,其中,连接端口包括HMDI2.0或HDMI2.1接口;第一保护电路、第二保护电路与第三保护电路均包括至少一个RClamp0544型号的TVS管,TVS管以阵列设置。用于HMDI2.0/HDMI2.1的ESD保护电路采用RClamp0544阵列TVS管,在有效ESD保护的同时又不影响高速信号传输的性能,起到低嵌位电压、高可靠性、器件故障率低的作用,使得整体电路可靠性高、器件故障率低,解决了现有的静电保护电路无法满足HMDI2.0/HDMI2.1接口的静电保护要求以及保证HMDI2.0/HDMI2.1接口的高速信号传输,同时避免现有器件受ESD损坏问题。
Description
技术领域
本实用新型涉及一种保护电路,尤其是指一种用于HMDI2.0/HDMI2.1的ESD保护电路。
背景技术
在高速接口电路设计中,ESD(ElectroStatic Discharge,静电放电)对人体的伤害并不多见,但对敏感电子器件却是致命的,而HDMI图像芯片非常敏感,因此需要借助ESD静电保护电路。考虑到HDMI热插拔接口允许用户在程序运行中插拔连接线,而当静电源与集成电路接触时,直接接触或静电场的产生引起的突然放电,可能出现持续时间极短而电压值高达几千伏特的ESD脉冲,导致集成电路的损坏。因此产品必须具备极高的ESD静电保护性能。
目前,连接端口主要采用HDMI1.4、HDMI2.0、HDMI2.1三种接口类型。考虑到HDMI2.1技术还未全面普及,现有ESD静电保护电路设计大部分用于HDMI1.4/HDMI2.0接口,不能满足HDMI2.1接口的静电保护需求,导致ESD事件引起的IC损坏时常发生,静电保护成本高、器件故障率高。并且,随着连接端口的快速发展,连接端口传输速度越来越快,ESD保护设计要求既能有效进行ESD保护,又不影响高速信号传输,而市面上常见的ESD电路无法满足新的用于HMDI2.0/HDMI2.1的ESD保护电路的需求。因此有必要设计一种针对HDMI2.1接口的ESD静电保护电路。
实用新型内容
本实用新型实施例所要解决的技术问题是:现有的静电保护电路无法满足HMDI2.0/HDMI2.1接口的静电保护要求以及保证HMDI2.0/HDMI2.1接口的高速信号传输,同时避免现有器件受ESD损坏问题。
为了解决上述技术问题,本实用新型实施例采用的技术方案为:
本实用新型实施例提供了一种用于HMDI2.0/HDMI2.1的ESD保护电路,包括连接端口、保护电路与AOC OE芯片,所述保护电路包括第一保护电路、第二保护电路与第三保护电路;所述第一保护电路、第二保护电路与第三保护电路分别与所述连接端口、AOC OE芯片电连接,其中,
所述连接端口包括HMDI2.0或HDMI2.1接口;
所述第一保护电路、第二保护电路与第三保护电路均包括至少一个RClamp0544型号的TVS管,所述TVS管以阵列设置。
进一步地,所述第一保护电路包括第一TVS管、第二TVS管、第三TVS管、第四TVS管和第五TVS管,所述第一TVS管、第二TVS管、第三TVS管与第四TVS管并联,所述第一TVS管、第二TVS管、第三TVS管与第四TVS管负极的公共接点与所述第五TVS管的负极电连接,所述第一TVS管的正极与所述连接端口、AOC OE芯片的第一差分信号接口电连接,所述第二TVS管的正极与所述连接端口、AOC OE芯片的第二差分信号接口电连接,第三TVS管的正极与所述连接端口、AOC OE芯片的第三差分信号接口电连接,第四TVS管的正极与所述连接端口、AOCOE芯片的第四差分信号接口电连接,所述第五TVS管的正极接地。
进一步地,所述第二保护电路包括第六TVS管、第七TVS管、第八TVS管、第九TVS管和第十TVS管,所述第六TVS管、第七TVS管、第八TVS管与第九TVS管并联,所述第六TVS管、第七TVS管、第八TVS管与第九TVS管负极的公共接点与所述第十TVS管的负极电连接,所述第六TVS管的正极与所述连接端口、AOC OE芯片的第五差分信号接口电连接,所述第七TVS管的正极与所述连接端口、AOC OE芯片的第六差分信号接口电连接,第八TVS管的正极与所述连接端口、AOC OE芯片的第一高速时钟信号接口电连接,第九TVS管的正极与所述连接端口、AOC OE芯片的第二高速时钟信号接口电连接,所述第十TVS管的正极接地。
进一步地,所述第三保护电路包括第十一TVS管、第十二TVS管、第十三TVS管、第十四TVS管和第十五TVS管,所述第十一TVS管、第十二TVS管、第十三TVS管与第十四TVS管并联,所述第十一TVS管、第十二TVS管、第十三TVS管与第十四TVS管负极的公共接点与所述第十五TVS管的负极电连接,所述第十一TVS管的正极与所述连接端口、AOC OE芯片的低频控制始终信号接口电连接,所述第十二TVS管的正极与所述连接端口、AOC OE芯片的低频控制数据信号接口电连接,第十三TVS管的正极与所述连接端口、AOC OE芯片的电源正极接口电连接,第十四TVS管的正极与所述连接端口、AOC OE芯片的热插拔接口电连接,所述第十五TVS管的正极接地。
进一步地,所述连接端口还可以为USB3.2 Gen1/Gen2、USB Type-C、DisplayPort或LVDS interfaces接口。
本实用新型实施例的有益效果在于:本实用新型实施例提供了一种用于HMDI2.0/HDMI2.1的ESD保护电路,包括连接端口、保护电路与AOC OE芯片,所述保护电路包括第一保护电路、第二保护电路与第三保护电路;所述第一保护电路、第二保护电路与第三保护电路分别与所述连接端口、AOC OE芯片电连接,其中,所述连接端口包括HMDI2.0或HDMI2.1接口;所述第一保护电路、第二保护电路与第三保护电路均包括至少一个RClamp0544型号的TVS管,所述TVS管以阵列设置。用于HMDI2.0/HDMI2.1的ESD保护电路采用RClamp0544阵列TVS管,在有效ESD保护的同时又不影响高速信号传输的性能,起到低嵌位电压、高可靠性、器件故障率低的作用,使得整体电路可靠性高、器件故障率低,解决了现有的静电保护电路无法满足HMDI2.0/HDMI2.1接口的静电保护要求以及保证HMDI2.0/HDMI2.1接口的高速信号传输,同时避免现有器件受ESD损坏问题。
附图说明
下面结合附图详述本实用新型实施例的具体结构
图1为本实用新型实施例的结构示意图;
图2为本实用新型实施例的第一保护电路、第二保护电路与第三保护电路电路示意图。
具体实施方式
为详细说明本实用新型的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
请参阅图1以及图2,本实用新型实施例提供了一种用于HMDI2.0/HDMI2.1的ESD保护电路,包括连接端口1、保护电路2与AOC OE芯片3,保护电路2包括第一保护电路21、第二保护电路22与第三保护电路23;第一保护电路21、第二保护电路22与第三保护电路23分别与连接端口1、AOC OE芯片3电连接,其中,
连接端口3包括HMDI2.0或HDMI2.1接口;
第一保护电路21、第二保护电路22与第三保护电路23均包括至少一个RClamp0544型号的TVS管,TVS管以阵列设置。
本实施例中,第一保护电路21、第二保护电路22与第三保护电路23选用Rclamp0544P阵列的TVS管。由于RClamp0524P具有超低电容ESD设计,可保护连接到高速数据线的敏感组件免受ESD(electrostatic discharge)静电放电、CDE电缆放电事件(CableDischarge Events)和EFT快速放电(electrical fast transients)引起的过电压的影响,同时每个设备将保护在5V电压下工作的4条线路。
用于HMDI2.0/HDMI2.1的ESD保护电路采用RClamp0544阵列TVS管,在有效ESD保护的同时又不影响高速信号传输的性能,起到低嵌位电压、高可靠性、器件故障率低的作用,使得整体电路可靠性高、器件故障率低,解决了现有的静电保护电路无法满足HMDI2.0/HDMI2.1接口的静电保护要求以及保证HMDI2.0/HDMI2.1接口的高速信号传输,同时避免现有器件受ESD损坏问题。
进一步地,第一保护电路21包括第一TVS管TVS1、第二TVS管TVS2、第三TVS管TVS3、第四TVS管TVS4和第五TVS管TVS5,第一TVS管TVS1、第二TVS管TVS2、第三TVS管TVS3与第四TVS管TVS4并联,第一TVS管TVS1、第二TVS管TVS2、第三TVS管TVS3与第四TVS管TVS4负极的公共接点与第五TVS管TVS5的负极电连接,第一TVS管TVS1的正极与连接端口1、AOC OE芯片3的第一差分信号接口电连接,第二TVS管TVS2的正极与连接端口1、AOC OE芯片3的第二差分信号接口电连接,第三TVS管TVS3的正极与连接端口1、AOC OE芯片3的第三差分信号接口电连接,第四TVS管TVS4的正极与连接端口1、AOC OE芯片3的第四差分信号接口电连接,第五TVS管TVS5的正极接地。
进一步地,第二保护电路包括第六TVS管TVS6、第七TVS管TVS7、第八TVS管TVS8、第九TVS管TVS9和第十TVS管TVS10,第六TVS管TVS6、第七TVS管TVS7、第八TVS管TVS8与第九TVS管TVS9并联,第六TVS管TVS6、第七TVS管、第八TVS管TVS8与第九TVS管TVS9负极的公共接点与第十TVS管TVS10的负极电连接,第六TVS管TVS6的正极与连接端口1、AOC OE芯片3的第五差分信号接口电连接,第七TVS管TVS7的正极与连接端口1、AOC OE芯片3的第六差分信号接口电连接,第八TVS管TVS8的正极与连接端口1、AOC OE芯片3的第一高速时钟信号接口电连接,第九TVS管TVS9的正极与连接端口1、AOC OE芯片3的第二高速时钟信号接口电连接,第十TVS管TVS10的正极接地。
进一步地,第三保护电路包括第十一TVS管TVS11、第十二TVS管TVS12、第十三TVS管TVS13、第十四TVS管TVS14和第十五TVS管TVS15,第十一TVS管TVS11、第十二TVS管TVS12、第十三TVS管TVS13与第十四TVS管TVS14并联,第十一TVS管TVS11、第十二TVS管TVS12、第十三TVS管TVS13与第十四TVS管TVS14负极的公共接点与第十五TVS管TVS15的负极电连接,第十一TVS管TVS11的正极与连接端口1、AOC OE芯片3的低频控制始终信号接口电连接,第十二TVS管TVS12的正极与连接端口1、AOC OE芯片3的低频控制数据信号接口电连接,第十三TVS管TVS13的正极与连接端口1、AOC OE芯片3的电源正极接口电连接,第十四TVS管TVS14的正极与连接端口、AOC OE芯片的热插拔接口电连接,第十五TVS管TVS15的正极接地。
本实施例中,RClamp0544P采用DFN 2.5x1.0x0.55mm 10引脚封装,其流通式封装设计简化PCB布局、减小布线的不连续性、增加共模噪声抑制;同时,RClamp0544P采用固态硅雪崩技术,符合IEC61000-4-2ESD标准(±8KV CONTACT ESD和±15KV Air ESD),其卓越的钳位电压特性和低过压应力,使得HDMI整体系统的可靠性更高;
本实施例能够在满足HDMI 2.0/HDMI 2.1的有效ESD静电保护的同时不影响高速数据传输,大大减少有缺陷的器件数量和EOS故障率,可靠性高、成本低;
本实施例采用RClamp0544,仅为0.22pF的最大电容和极低的插入损耗,使其可用于HDMI 2.1和USB 3.2等高速线路,具有超低电容、低插入损耗的优点;
本实施的PCB布线紧凑、利用率高,同时采用紧密的阵列布线,简化PCB布局,适用于小型化封装。
进一步地,连接端口1还可为USB3.2 Gen1/Gen2、USB Type-C、DisplayPort或LVDSinterfaces接口。
本实施例中除了HDMI接口类型外,还可应用于DP、USB Type-C、LVDS等接口,具有应用场景多、低成本的作用,并且,在产品使用时,能减少ESD损坏的器件数量,提高成品率。
工作原理如下:
用户插拔连接端口1时引起的高瞬态电压非常大,导致电路异常过压并达到击穿电压,TVS管会迅速由高阻态变为低阻态,给瞬间电流提供低阻抗导通路径,在极短时间内通过吸收来自电路的瞬间大电流、高电压钳位,将瞬间高能量冲击抑制到正常水平之内。当异常过压消失,其恢复至高阻态,电路正常工作,有效保护后续电路或设备。同样地,ESD(electrostatic discharge)静电放电、CDE电缆放电事件(Cable Discharge Events)和EFT快速放电(electrical fast transients)引起的过电压的影响皆适用。
综上所述,本实用新型提供的用于HMDI2.0/HDMI2.1的ESD保护电路,具有超低电容、低插入损耗的优点,同时PCB布线紧凑、利用率高,利用低嵌位电压,起到高可靠性、器件故障率低的作用,而且应用场景多、低成本。解决了现有的静电保护电路无法满足HMDI2.0/HDMI2.1接口的静电保护要求以及保证HMDI2.0/HDMI2.1接口的高速信号传输,同时避免现有器件受ESD损坏问题。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (5)
1.一种用于HMDI2.0/HDMI2.1的ESD保护电路,其特征在于:包括连接端口、保护电路与AOC OE芯片,所述保护电路包括第一保护电路、第二保护电路与第三保护电路;所述第一保护电路、第二保护电路与第三保护电路分别与所述连接端口、AOC OE芯片电连接,其中,
所述连接端口包括HMDI2.0或HDMI2.1接口;
所述第一保护电路、第二保护电路与第三保护电路均包括至少一个RClamp0544型号的TVS管,所述TVS管以阵列设置。
2.如权利要求1所述的用于HMDI2.0/HDMI2.1的ESD保护电路,其特征在于:所述第一保护电路包括第一TVS管、第二TVS管、第三TVS管、第四TVS管和第五TVS管,所述第一TVS管、第二TVS管、第三TVS管与第四TVS管并联,所述第一TVS管、第二TVS管、第三TVS管与第四TVS管负极的公共接点与所述第五TVS管的负极电连接,所述第一TVS管的正极与所述连接端口、AOC OE芯片的第一差分信号接口电连接,所述第二TVS管的正极与所述连接端口、AOC OE芯片的第二差分信号接口电连接,第三TVS管的正极与所述连接端口、AOC OE芯片的第三差分信号接口电连接,第四TVS管的正极与所述连接端口、AOC OE芯片的第四差分信号接口电连接,所述第五TVS管的正极接地。
3.如权利要求1所述的用于HMDI2.0/HDMI2.1的ESD保护电路,其特征在于:所述第二保护电路包括第六TVS管、第七TVS管、第八TVS管、第九TVS管和第十TVS管,所述第六TVS管、第七TVS管、第八TVS管与第九TVS管并联,所述第六TVS管、第七TVS管、第八TVS管与第九TVS管负极的公共接点与所述第十TVS管的负极电连接,所述第六TVS管的正极与所述连接端口、AOC OE芯片的第五差分信号接口电连接,所述第七TVS管的正极与所述连接端口、AOC OE芯片的第六差分信号接口电连接,第八TVS管的正极与所述连接端口、AOC OE芯片的第一高速时钟信号接口电连接,第九TVS管的正极与所述连接端口、AOC OE芯片的第二高速时钟信号接口电连接,所述第十TVS管的正极接地。
4.如权利要求1所述的用于HMDI2.0/HDMI2.1的ESD保护电路,其特征在于:所述第三保护电路包括第十一TVS管、第十二TVS管、第十三TVS管、第十四TVS管和第十五TVS管,所述第十一TVS管、第十二TVS管、第十三TVS管与第十四TVS管并联,所述第十一TVS管、第十二TVS管、第十三TVS管与第十四TVS管负极的公共接点与所述第十五TVS管的负极电连接,所述第十一TVS管的正极与所述连接端口、AOC OE芯片的低频控制始终信号接口电连接,所述第十二TVS管的正极与所述连接端口、AOC OE芯片的低频控制数据信号接口电连接,第十三TVS管的正极与所述连接端口、AOC OE芯片的电源正极接口电连接,第十四TVS管的正极与所述连接端口、AOC OE芯片的热插拔接口电连接,所述第十五TVS管的正极接地。
5.如权利要求1-4任一项所述的用于HMDI2.0/HDMI2.1的ESD保护电路,其特征在于:所述连接端口还可为USB3.2 Gen1/Gen2、USB Type-C、DisplayPort或LVDS interfaces接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121237999.3U CN215071633U (zh) | 2021-06-03 | 2021-06-03 | 一种用于hmdi2.0/hdmi2.1的esd保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121237999.3U CN215071633U (zh) | 2021-06-03 | 2021-06-03 | 一种用于hmdi2.0/hdmi2.1的esd保护电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215071633U true CN215071633U (zh) | 2021-12-07 |
Family
ID=79207058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121237999.3U Active CN215071633U (zh) | 2021-06-03 | 2021-06-03 | 一种用于hmdi2.0/hdmi2.1的esd保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215071633U (zh) |
-
2021
- 2021-06-03 CN CN202121237999.3U patent/CN215071633U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106356823B (zh) | 集成于芯片内的浪涌保护电路 | |
CN108199362B (zh) | 一种io接口esd漏电保护电路 | |
CN111130084B (zh) | 放电保护电路和用于操作放电保护电路的方法 | |
US20100061027A1 (en) | Interface circuit with electro-static discharge protection circuit | |
CN205282050U (zh) | 一种具有静电防护结构的移位寄存器及asg驱动电路 | |
CN108599130A (zh) | 一种具有防反接电路的esd保护电路及其实现方法 | |
CN103683235A (zh) | 静电放电自保护电路 | |
CN215071633U (zh) | 一种用于hmdi2.0/hdmi2.1的esd保护电路 | |
CN108598078B (zh) | 一种esd保护电路及电子装置 | |
CN213213095U (zh) | 一种用于集成ic的外部静电防护电路 | |
CN114747109B (zh) | 一种esd保护电路 | |
CN109672163A (zh) | 一种电源保护钳位电路模块及钳位电路 | |
CN108803766A (zh) | 控制器工作电压管理系统 | |
CN102437558B (zh) | Esd保护电路 | |
US7518844B1 (en) | Over-voltage tolerant ESD protection circuit | |
CN211981493U (zh) | 一种避免外部互连接口电源损坏保护器件的装置 | |
TWI709300B (zh) | 過電壓保護電路及其方法 | |
CN114388493A (zh) | Esd保护电路 | |
CN207819429U (zh) | Usb保护电路 | |
CN1278416C (zh) | 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法 | |
CN110768230A (zh) | 一种网络接口保护电路及终端设备 | |
CN210246315U (zh) | 一种电路及芯片 | |
CN201682278U (zh) | 一种esd保护电路及具有所述电路的电视机 | |
CN212695712U (zh) | 一种放电芯片及其应用电路 | |
CN113746077B (zh) | 一种浪涌保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |