CN214900846U - 一种硬件故障锁存及脉冲封锁电路 - Google Patents

Abstract

本实用新型公开了一种硬件故障锁存及脉冲封锁电路，包括与非门A、与非门B和脉冲驱动器U1，所述与非门A的1脚连接到故障信号输入端子F1输入，与非门B的2脚连接到故障复位信号端子R，与非门A的2脚与与非门B的3脚相连。本硬件故障锁存及脉冲封锁电路，由两个与非门组成故障锁存，应用到电力电子功率器件的保护，实现瞬时将故障锁存住，等待把处理器把故障读取后，通过单片机故障复位掉，等待锁存下一次故障；对处理器的性能要求低，硬件故障读取占用处理资源少，直接查询即可，降低了成本。

Description

一种硬件故障锁存及脉冲封锁电路

技术领域

本实用新型涉及线路故障检测处理技术领域，具体为一种硬件故障锁存及脉冲封锁电路。

背景技术

现有技术采用比较器电路（或其他故障保护电路，低有效）产生硬件故障，单片机或DSP等处理采用中断方式采集故障状态及通过单片机或DSP等处理器来关断脉冲，故障状态读取采用中断方式，来判断故障。

现有技术采用比较器电路（或其他故障保护电路，低有效）产生硬件故障，出现硬件故障时间非常短，故障时间基本都是微秒级，单片机或DSP等处理采用中断方式采集故障状态及通过单片机或DSP等处理器来关断脉冲，单片机或DSP受到运行速度的限制，导致脉冲封锁不及时，至少有微秒级的延时，可能导致损害功率器件；当故障产生比较器电路（或其他故障保护电路，低有效）对于的电平，处理器产生中断，单片机去读取该故障，如果同时处理两个故障，处理器无法同时产生两或多个中断，导致有些故障处理器无法采集到多个故障。

实用新型内容

本实用新型的目的在于提供一种硬件故障锁存及脉冲封锁电路，具有可同时检测多路故障信号并锁存的优点，解决了现有技术中的问题。

为实现上述目的，本实用新型提供如下技术方案：一种硬件故障锁存及脉冲封锁电路，包括与非门A、与非门B和脉冲驱动器U1，所述与非门A的1脚连接到故障信号输入端子F1输入，与非门B的2脚连接到故障复位信号端子R，与非门A的2脚与与非门B的3脚相连，与非门B的1脚和与非门A的3脚相连后连接到脉冲驱动器U1的1脚，脉冲驱动器U1的2脚接PWM信号输入，脉冲驱动器U1的5脚接电源输入，脉冲驱动器U1的3脚接地，脉冲驱动器U1的4脚输出信号。

优选的，所述与非门A的1脚输入低电平时，脉冲驱动器U1的4脚输出低电平。

优选的，所述脉冲驱动器U1的4脚连接IGBT管驱动使能，关断功率器件。

优选的，所述故障信号输入端子F1接过流过压故障判断比较器电路输入信号。

与现有技术相比，本实用新型的有益效果如下：

本硬件故障锁存及脉冲封锁电路，由两个与非门组成故障锁存，应用到电力电子功率器件的保护，实现瞬时将故障锁存住，等待把处理器把故障读取后，通过单片机故障复位掉，等待锁存下一次故障；对处理器的性能要求低，硬件故障读取占用处理资源少，直接采用查询即可，降低了成本。

附图说明

图1为本实用新型的原理图；

图2为本实用新型的三路故障锁存器电路级联原理图；

图3为本实用新型的多路故障锁存器电路级联原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1：

请参阅图1，一种硬件故障锁存及脉冲封锁电路，包括与非门A、与非门B和脉冲驱动器U1，与非门A的1脚连接到故障信号输入端子F1输入，故障信号输入端子F1接过流过压故障判断比较器电路输入信号，与非门B的2脚连接到故障复位信号端子R，与非门A的2脚与与非门B的3脚相连，与非门B的1脚和与非门A的3脚相连后连接到脉冲驱动器U1的1脚，脉冲驱动器U1的2脚接PWM信号输入，脉冲驱动器U1的5脚接电源输入，脉冲驱动器U1的3脚接地，脉冲驱动器U1的4脚输出信号，与非门A的1脚输入低电平时，脉冲驱动器U1的4脚输出低电平，脉冲驱动器U1的4脚连接IGBT管驱动使能，关断功率器件。

该硬件故障锁存及脉冲封锁电路，与非门A与与非门B连接构成故障锁存器电路，无故障时比较器电路输出高电平给到故障信号输入端子F1，故障复位信号也置成高电平，故障锁存器电路一直输出上一次的状态，上一次的因为没有故障，输出高电平，如真值表第5行所示。当F故障输入为低电平时即有故障时，故障锁存器电路输出低电平，即使故障比较器电路抑或其他故障保护电路输出变成高电平，故障锁存器电路输出还是保持低电平，等待处理器把故障读取完后，把故障信号输入端子F1输入的故障复位信号置成0，故障信号输入端子F1输入高电平，故障锁存器电路输出高电平，相当于故障消除了，然后再次把故障信号输入端子F1输入的故障复位信号置成1，为捕获下一次故障做准备，脉冲驱动器U1用以封锁脉冲信号。

实施例2：

请参阅图2，与非门A和与非门B连接构成一个故障锁存器电路，与非门A的3脚连接到与非门C的1脚，与非门D与与非门E连接构成一个故障锁存器电路，与非门D的3脚连接到与非门C的2脚，此时与非门A、与非门B、与非门C、与非门D以及与非门E连接构成一个更大的故障锁存器电路，并连接到与非门F的1脚，与非门G与与非门H连接构成一个故障锁存器电路，与非门G的3脚连接到与非门F的2脚，此时与非门A、与非门B、与非门C、与非门D、与非门E、与非门F、与非门G以及与非门H连接构成一个更大的故障锁存器电路，其工作方式与实施例1相同，F1、F2、F3为过流过压故障判断比较器电路输出信号，有故障就输出低电平，通过故障锁存器电路把故障锁存，F1、F2、F3只要任何一个有故障，比较器电路输出低电平，对于Q1、Q2、Q3就会输出低电平，后面与门就会出低电平，再通过脉冲驱动器U1把脉冲封锁住；实现对多路故障信号进行锁存。

实施例3：

请参阅图3，与非门A和与非门B连接构成一个故障锁存器电路，与非门A的3脚连接到与非门C的1脚，与非门D与与非门E连接构成一个故障锁存器电路，与非门D的3脚连接到与非门C的2脚，此时与非门A、与非门B、与非门C、与非门D以及与非门E连接构成一个更大的故障锁存器电路，依次类推，与非门N的3脚连接到与非门N-1的2脚，与非门N-1的3脚连接到与非门N-2的2脚，整体连接构成一个更大的故障锁存器电路，与非门N-2的3脚连接到脉冲驱动器U1的1脚，其工作方式与实施例1相同，通过扩展，可实现对所需路数的故障信号进行锁存。

综上所述：本硬件故障锁存及脉冲封锁电路，由两个与非门组成故障锁存，应用到电力电子功率器件的保护，实现瞬时将故障锁存住，等待把处理器把故障读取后，通过单片机故障复位掉，等待锁存下一次故障；对处理器的性能要求低，硬件故障读取占用处理资源少，直接查询即可，降低了成本。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种硬件故障锁存及脉冲封锁电路，包括与非门A、与非门B和脉冲驱动器U1，其特征在于：所述与非门A的1脚连接到故障信号输入端子F1输入，与非门B的2脚连接到故障复位信号端子R，与非门A的2脚与与非门B的3脚相连，与非门B的1脚和与非门A的3脚相连后连接到脉冲驱动器U1的1脚，脉冲驱动器U1的2脚接PWM信号输入，脉冲驱动器U1的5脚接电源输入，脉冲驱动器U1的3脚接地，脉冲驱动器U1的4脚输出信号。

2.根据权利要求1所述的一种硬件故障锁存及脉冲封锁电路，其特征在于，所述与非门A的1脚输入低电平时，脉冲驱动器U1的4脚输出低电平。

3.根据权利要求1所述的一种硬件故障锁存及脉冲封锁电路，其特征在于，所述脉冲驱动器U1的4脚连接IGBT管驱动使能，关断功率器件。

4.根据权利要求1所述的一种硬件故障锁存及脉冲封锁电路，其特征在于，所述故障信号输入端子F1接过流过压故障判断比较器电路输入信号。

Images