CN214897560U - 显示模组和可穿戴设备 - Google Patents

Abstract

本实用新型实施例公开了一种显示模组和可穿戴设备，该显示模组包括：显示驱动芯片和像素电路；其中，像素电路包括电容CST、第一晶体管T1、电源电压输入端ELVDD和控制电压输入端VINT；其中在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT流向所述第一晶体管TI连接的所述电容CST的一端。本实用新型实施例提供的显示模组，显示驱动芯片在像素电路处于扫描周期的发光保持阶段时电流从所述控制电压输入端VINT的流向所述第一晶体管TI连接的所述电容CST的一端，能够降低像素电路在发光保持阶段的漏电流，减少电容CST的电压损失，可以降低像素电路的刷新频率。

Description

显示模组和可穿戴设备

技术领域

本实用新型涉及到显示屏领域、手表领域，尤其是一种显示模组和可穿戴设备。

背景技术

目前，电子设备上的应用软件越来越多，导致电子设备非常耗电，如何节省电子设备的能耗是当前的技术瓶颈，而为了降低显示屏的能耗，通常的做法是降低显示模组的刷新频率。目前常用的AMOLED技术是采用LTPS像素电路，但是这种像素电路最低只能支持15HZ的刷新频率，如果刷新频率低于15HZ，就会导致屏幕出现闪烁的问题。

实用新型内容

本实用新型的目的是提供一种显示模组和手表。

本实用新型的第一方面提供了一种显示模组，包括：显示驱动芯片和至少一个像素电路；其中，所述像素电路包括电容CST、第一晶体管T1、电源电压输入端ELVDD和控制电压输入端VINT；其中所述电容CST的第一端与电源电压输入端ELVDD连接，所述电容CST的第二段与所述第一晶体管T1的第一极连接，所述控制电压输入端VINT与所述第一晶体管T1的第二极连接；所述第一极为源极，第二极为漏极，或者第一极为漏极第二极为源极；其中，所述显示驱动芯片与所述控制电压输入端VINT连接；在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT的流向所述电容CST的第二端。

本实用新型实施例提供的显示模组，显示驱动芯片在像素电路处于扫描周期的发光保持阶段时，所述控制电压输入端VINT的电流流向所述第一晶体管TI连接的所述电容CST的一端，能够降低像素电路在发光保持阶段的漏电流，减少电容CST的电压损失，可以在屏幕不出现闪烁的情况下，降低像素电路的刷新频率，节省设备的能耗。

在一些实施例中，在所述像素电路处于扫描周期的发光保持阶段，所述显示驱动芯片，所述控制电压输入端VINT输出的第一电压大于所述电容CST的第二端的电压。

在一些实施例中，在所述像素电路在扫描周期中除所述发光保持阶段的其他阶段，所述控制电压输入端VINT的电压为初始电压，所述初始电压小于所述电容CST的第二端的电压。

在一些实施例中，还包括：复位信号输入端RST；所述第一晶体管的T1的栅极与所述复位信号输入端RST连接。

在一些实施例中，还包括：发光元件D1和第六晶体管T6；所述控制电压输入端VINT与所述第六晶体管T6漏极连接，所述第六晶体管T6的源极与所述发光元件D1的阳极连接，所述第六晶体管T6的栅极与所述复位信号输入端RST连接。

在一些实施例中，还包括：第二扫描信号输入端EM和第五晶体管T5；第五晶体管T5的栅极与第二扫描信号输入端EM连接，源极与所述电源电压输入端ELVDD连接。

在一些实施例中，还包括第三晶体管T3、驱动晶体管DTFT和数据输入端DATA；所述第五晶体管T5，漏极分别与第三晶体管T3的漏极和驱动晶体管DTFT的源极连接；所述第三晶体管T3，源极与所述数据输入端DATA连接，漏极连接到所述第五晶体管T5的漏极与所述驱动晶体管DTFT源极的线路上，栅极与第一扫描信号输入端SN连接。

在一些实施例中，所述至少一个像素电路为多个像素电路，所述多个像素电路呈阵列分布；所述多个像素电路被划分为多组；每组所述像素电路的控制电压输入端VINT分别与所述显示驱动芯片连接；所述显示驱动芯片，用于控制多组所述像素电路顺次扫描。

在本申请实施例中，显示驱动芯片在每个扫描周期内只控制一组像素电路扫描，即只有一组扫描电路发光，而其他的像素电路不发光，不发光的像素电路对应的显示屏幕为熄屏的状态，而在下一个扫描周期，只有按照预设顺序的下一组像素电路进行扫描。当所有的组的像素电路都完成一个扫描周期后，实现显示屏幕的刷新，能够显著的降低屏幕的刷新率。

在一些实施例中，奇数行的像素电路为一组，偶数行的像素电路为一组；或者，奇数列的像素电路为一组，偶数列的像素电路为另一组；或者，属于奇数行的偶数列的像素电路为一组，属于偶数行的奇数列的像素电路为另一组。

根据本实用新型的第二方面，提供了一种手表，包括第一方面提供的显示模组。

根据本实用新型的第三方面，提供了一种降低屏幕刷新率的方法，应用于手表，包括：控制所述控制电压输入端VINT的电压，在像素电路扫描周期中的扫描阶段保持初始电压；控制所述控制电压输入端VINT的电压由初始电压调整为第一电压，使所述控制电压输入端VINT的电压，在像素电路扫描周期中的发光保持阶段保持第一电压，所述第一电压大于与所述电容CST的电压。

本实用新型实施例提供的显示控制方法，在像素电路处于扫描周期的发光保持阶段时控制所述控制电压输入端VINT的电压大于与所述电容CST的电压，能够降低像素电路在发光保持阶段的漏电流，减少电容CST的电压损失，可以在屏幕不出现闪烁的情况下，降低像素电路的刷新频率，节省设备的能耗。

在一些实施例中，降低屏幕刷新率的方法，还包括：在进入像素电路的下一个扫描周期中的扫描阶段时，控制所述控制电压输入端VINT的电压调整回初始电压。

在一些实施例中，降低屏幕刷新率的方法，像素电路为个，多个所述像素电路呈阵列分布；所有的像素电路被划分为多组；控制多组所述像素电路顺次扫描。

在一些实施例中，降低屏幕刷新率的方法，所有的像素电路被划分为多组包括：奇数行的像素电路为一组，偶数行的像素电路为一组；或者，奇数列的像素电路为一组，偶数列的像素电路为另一组。

在一些实施例中，降低屏幕刷新率的方法，所有的像素电路被划分为多组，包括：属于奇数行的偶数列的像素电路为一组，属于偶数行的奇数列的像素电路为另一组。

本申请实施例提供的降低屏幕刷新率的方法，在每个扫描周期内只控制一组像素电路扫描，即只有一组扫描电路发光，而其他的像素电路不发光，不发光的像素电路对应的显示屏幕为熄屏的状态，而在下一个扫描周期，只有按照预设顺序的下一组像素电路进行扫描。当所有的组的像素电路都完成一个扫描周期后，实现显示屏幕的刷新，能够显著的降低屏幕的刷新率。

本实用新型实施例提供的显示模组，在像素电路处于扫描周期的发光保持阶段时电流从所述控制电压输入端VINT的流向所述第一晶体管TI连接的所述电容CST的一端，能够降低像素电路在发光保持阶段的漏电流，减少电容CST的电压损失，可以在屏幕不出现闪烁的情况下，降低像素电路的刷新频率，节省设备的能耗。

附图说明

图1a是一种LTPS像素电路的结构示意图；

图1b是一种LTPS像素电路中进行一个扫描周期的示意图；

图1c是LTPS像素电路中电压和时间的关系示意图；

图2是根据本实用新型第一实施方式的显示驱动芯片给电容CST输送电压的示意图；

图3是根据本实用新型第一实施方式的显示模组扫描示意图；

图4a是现有技术的显示模组的亮度随时间的变化示意图；

图4b是本实用新型一实施方式的显示模组中偶数行像素的亮度随时间的变化示意图；

图4c是根据本实用新型一实施方式的显示模组中奇数行像素的亮度随时间的变化示意图；

图4d是根据本实用新型一实施方式的显示模组的亮度随时间的变化示意图；

图5是根据本实用新型又一实施方式的显示模组的亮度对比图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。

显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图1a是一种LTPS像素电路的结构示意图。

如图1a所示，该像素电路包括：电容CST、第一电源电压输入端ELVDD、第二电源电压输入端ELVSS、第一扫描信号输入端SN、复位信号输入端RST、数据输入端DATA、发光元件D1和第二扫描信号输入端EM、驱动晶体管DTFT和晶体管T1-T6。其中，第一扫描信号输入端SN用于在扫描周期的阶段发送扫描信号，第二扫描信号输入端EM用于在LTPS像素电路处于扫描周期发光阶段发送扫描信号。

其中，电容CST的两端分别与第一电源电压输入端ELVDD和第一晶体管T1的源极连接，所述控制电压输入端VINT与所述第一晶体管T1的漏极连接；第一晶体管的T1的栅极与复位信号输入端RST连接。控制控制电压输入端VINT还与第六晶体管T6漏极连接，第六晶体管T6的源极与发光元件D1的阳极连接，第六晶体管T6的栅极与复位信号输入端RST连接。发光元件D1的阴极与第二电源电压输入端ELVSS连接。

第四晶体管T4的源极与驱动晶体管DTFT的栅极连接，其漏极连接在电容CST与第一晶体管T1连接的线路上，其栅极与信号输入端SN连接。

第五晶体管T5的栅极与第二扫描信号输入端EM连接，源极连接到第一电源电压输入端ELVDD连接上，漏极与第三晶体管T3的漏极和驱动晶体管DTFT的源极连接。

第三晶体管T3，源极与数据输入端DATA连接，漏极连接到第五晶体管T5漏极与驱动晶体管DTFT源极的线路上，栅极与第一扫描信号输入端SN连接。

第二晶体管，源极与第四晶体管连接，漏极与发光元件D1的阳极连接。

此外，该显示模组中像素电路采用LTSP像素电路，并采用AOD技术，实现刷新频率为60HZ。

如图1b所示，该显示模组是4帧为一个扫描周期，每4帧刷新一次显示屏幕，其中一个扫描周期包括扫描阶段和发光保持阶段，即第一帧为扫描阶段，第二帧至第四帧为发光保持阶段。

具体地，在第一帧时，显示模组中显示驱动芯片，驱动显示屏幕的所有的像素电路进行如下步骤：

复位，显示驱动芯片给第二扫描信号输入端EM发送扫描信号，EM控制第五晶体管T5和第二晶体管T2关闭，然后控制第一晶体管T1和第六晶体管T6导通，从而实现VINT为CST输送电压，使得CST复位。

数据写入，显示驱动芯片控制第四晶体管T4和第三晶体管T3接通，以及其他的晶体管关闭，控制ELVDD向DATA输送电压，以使数据写入到电容CST中。

发光，显示驱动芯片控制第五晶体管T5和第二晶体管T2导通，并控制其他的晶体管关闭，以使得DTFT驱动发光元件D1发光，此阶段电容CST会持续漏电。

当第一帧结束后，显示驱动芯片控制显示屏幕上所有的像素电路进行发光保持阶段，在发光保持阶段，每个像素电路至执行上述第二步的数据写入和第三步的发光，不会对CST进行复位，且VINT电压会保持初始电压，即在发光保持阶段，显示屏幕不会进行有数据更新，只是会显示第一帧扫描后的数据，以实现15HZ的刷新频率。

图1b是LTPS像素电路中电压和时间的关系示意图。

如图1b所示，一般的LTPS像素电路中，通常最低只能支持15Hz刷新频率，如果降低刷新频率，就会出现第二条曲线的情况，即电压急速下降，导致屏幕出现闪烁问题。

经过研究，虽然扫描过程中发光阶段第四晶体管和第一晶体管都关闭，但是还是CST中的电流并不是都完全流发光元件，还是有一部分电流(Ioff1)通过第一晶体管流向VINT，另一部分电流(Ioff2)经过第四晶体管流至第二晶体管T2，而扫描时候的发光阶段的漏电流(Ioff1+Ioff2)比较高。

另CstV＝Q，Cst：0.1Pf，T＝漏电时间

则根据亮度变化公式：像素点的亮度Lux＝Id*x；Id＝μCoxW/L(Vgs)2

假设目前驱动晶体管DTFT的源极和漏极的压差Vgs＝2.1V；

按照10％的亮度变化：

则有Lux1-lux2＝xμCoxW/L((Vgs1)2-(Vgs2)2)＝0.1LUX1(flicker 10％规格)

(Vgs2/Vgs1)2＝0.9

ΔVgs＝2.1*0.052＝0.1V

Ioff＝Q/T＝0.1V*0.1*10^E-12/0.066＝1.5*10E^-13(当刷新率为15Hz时对应的CST的漏电流的量)

Ioff＝Q/T＝0.1V*0.1*10^E-12/0.1＝4*10E^-14(当刷新率为10Hz时对应的CST的漏电流的量)

Ioff＝Q/T＝0.1V*0.1*10^E-12/0.2＝2*10E^-14(当刷新率为5Hz时对应的CST的漏电流的量)

Ioff＝Q/T＝0.1V*0.1*10^E-12/1＝1*10E^-15(当刷新率为1Hz时对应的CST的漏电流的量)

而目前市面上的LTPS像素电路的刷新率为15HZ，其漏电等级约为Ioff＝Ioff1+Ioff2＝1.5*10E^-13。

即按照上述推算可知，该LTPS像素电路的漏电等级可高达E^-13mA，研究表明，正是因为漏电流比较高，难以减少漏电流，所以导致刷新率很难降低。

此外，在本实用新型实施例中，以LTPS像素电路在发光保持阶段时，CST的电压为2-2.5v、SN的电压是6V、ELVDD的电压为4.6V、ELVSS的电压是-2.4V、VINT的电压一直是-2V、RST的电压为6V为例进行说明。

图2是根据本实用新型第一实施方式的显示驱动芯片给电容CST输送电压的示意图。

如图2所示，该显示模组，包括：显示驱动芯片和像素电路；其中，所述像素电路包括电容CST、第一晶体管T1、第一电源电压输入端ELVDD和控制电压输入端VINT；其中所述电容CST的第一端与第一电源电压输入端ELVDD连接，第二端与第一晶体管T1的第一极连接，所述控制电压输入端VINT与所述第一晶体管T1的第二极连接；所述第一极为源极，第二极为漏极，或者第一极为漏极第二极为源极；其中，所述显示驱动芯片，与所述控制电压输入端VINT连接；在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT的流向所述电容CST的第二端。

在本申请实施例中，所述显示驱动芯片与所述控制电压输入端VINT连接，用于在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT的流向所述第一晶体管TI连接的所述电容CST的一端。

在一些实施例中，在所述像素电路处于扫描周期的发光保持阶段，所述控制电压输入端VINT输出的第一电压大于所述电容CST的第二端的电压。

例如，在所述像素电路处于扫描周期的发光保持阶段，所述显示驱动芯片，向所述控制电压输入端VINT输出第一电压，使得所述控制电压输入端VINT的电压由初始电压调整为第一电压，所述第一电压大于与所述第一晶体管TI连接的所述电容CST的一端的电压，这样可以实现在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT的流向所述第一晶体管TI连接的所述电容CST的一端。

可以理解的是，当像素电路在扫描周期的发光保持阶段时，由于T1的第二极的电压与VINT电压大于T1的第一极的电压，所以第二极是源极，第一极是漏极，当像素电路在扫描周期的发光保持阶段结束后，T1的第二级的电压小于T1的第一极的电压，所以第一极是源极，第二极是漏极。

在本实施方式中，显示驱动芯片在像素电路处于发光保持阶段时，调整控制电压输入端VINT的电压高于电容CST的电压，能够在发光保持阶段使得控制电压输入端VINT为电容CST输送电压，即相比于现有技术的Ioff1的电流方向相反，使得该像素电路中，只有Ioff2这一条路径存在漏电流，即上述像素电路中漏电流Ioff＝Ioff1-Ioff2。

在本申请实施例中，在对VINT施加第一电压之前，存在两条漏电的线路，即总的漏电量Ioff＝Ioff1+Ioff2＝1.5*10E^-13；假设两个漏电的线路的漏电量相同，即Ioff1和Ioff2均在E^-14级，均为7.510E^-14。

显示驱动芯片在像素电路处于发光保持阶段时，假设控制电压输入端VINT的第一电压为3V，像素电路中漏电流Ioff＝Ioff2-Ioff1＝x*10E^-14；

按照TFT管漏电特性，两个Ioff1,Ioff2的Vgs分别为Vgs1＝3V，Vgs2＝2～3V，按照TFT实测特性曲线，两者漏电流差异在1*10E^-14～4*10E^-14区间。

从上述推导过程可知，本申请实施例像素电路总的漏电流Ioff可以缩小至至少约4*10E^-14的规格水平，可以估算出在屏幕不出现闪烁的情况下，刷新率由现有技术的15hz降低至10hz的规格水平，可以显著降低显示模组的功耗。

在一些实施例中，在所述像素电路在扫描周期中除所述发光保持阶段的其他阶段，所述控制电压输入端VINT的电压为初始电压，所述初始电压小于所述电容CST的第二端的电压。

在一些具体的实施例中，所述显示驱动芯片还用于在所述像素电路结束所述发光保持阶段后，控制所述控制电压输入端VINT的电压恢复初始电压，以进行下一个扫描周期。

在一些实施例中，至少一个像素电路为个像素电路，多个像素电路呈阵列分布；多个像素电路被划分为多组；每组像素电路的控制电压输入端VINT分别与所述显示驱动芯片连接；显示驱动芯片，用于控制多组所述像素电路顺次扫描。

需要说明的是，现有技术中，显示驱动芯片是控制每个扫描周期内所有的像素电路均进行扫描。

而本申请实施例中，显示驱动芯片在每个扫描周期内只控制一组像素电路扫描，即只有一组扫描电路发光，而其他的像素电路不发光，不发光的像素电路对应的显示屏幕为熄屏的状态，而在下一个扫描周期，只有按照预设顺序的下一组像素电路进行扫描。当所有的组的像素电路都完成一个扫描周期后，实现显示屏幕的刷新，能够显著的降低屏幕的刷新率。

可选的，多组为2-5组，可以理解的是，人眼每一秒可视帧数为24帧-30帧。而当设置扫描的像素电路为5组以下时，大概20帧会更新一次屏幕，假设更新前和更新后的屏幕相差较大，但是在本申请实施例中，最多20帧更新一次屏幕，这样即便是相邻组的像素电路显示的图案不同，人眼也很难捕捉到，在本申请实施例中，可以在降低屏幕的刷新率的同时，不会降低用户的体验感，而且能降低功耗。

在一些实施例中，将像素电路分为2组，奇数行的像素电路为一组，偶数行的像素电路为一组；或者，奇数列的像素电路为一组，偶数列的像素电路为另一组。

图4a是现有技术的显示模组的亮度随时间的变化示意图.

如图4a所示，图中横坐标为时间(ms)，纵坐标为面板亮度(nit),面板在漏电的作用下亮度从53nit升高至58nit。由图4a可知，面板flicker的闪烁值FMA＝8％，该闪烁值为亮度的最大值与最小值差与二者的平均值的百分比，闪烁值越小对用户的影响越小，一般需要控制该闪烁值在10％以内。

图4b是本实用新型一实施方式的显示模组中偶数行像素的亮度随时间的变化示意图；图4c是根据本实用新型一实施方式的显示模组中奇数行像素的亮度随时间的变化示意图；图4d是根据本实用新型一实施方式的显示模组的亮度随时间的变化示意图。

在本申请实施例中，设置显示模组的像素电路为2组，分别为奇数行和偶数行像素电路。此外，在上述实施方式中，均没有在像素电路处于扫描周期的发光保持阶段控制VINT的电压由初始电压调整为第一电压。

结合上述实施例，图1所示的LTPS像素电路是每个扫描周期屏幕刷新一次，也就是每隔3帧显示模组刷新一次，刷新的频率为15HZ，而本申请实施例中，由于设置在发光保持阶段VINT的电压大于CST的电压，可以将刷新率降低到10HZ左右，而且，在本申请实施例中，两个扫描周期屏幕会刷新一次，因此，可以使得每隔5帧整个显示模组刷新一次，可以使得刷新频率变为约6.5HZ。

如图4b-图4c所示，偶数行亮度最大值为60，最小值为53，而奇数行亮度最大值为60，最小值为53。

当奇数行是最大亮度60时，偶数行处于亮度的中间态，偶数行的亮度为56，此时整个屏幕的亮度的平均值为(60+56)/2＝58。

当奇数行处于最小亮度53时，偶数行处于亮度的中间态，偶数行的亮度为56。此时整个屏幕的亮度的平均值为(53+56)/2＝54.5。

因此，整个屏幕的亮度叠加起来形成了新的波形，如图4d所示，屏幕的最高亮度为58，最低亮度为54.5，则显示模组的闪烁率为：(58-54.5)/58＝6％。

由此可见，本申请实施例提供的显示模组，在降低刷新频率的同时，还降低模组的闪烁率，降低了显示模组的功耗。

图5是根据本实用新型又一实施方式的显示模组的亮度对比图。

如图5所示，图中黑色的线表示设置显示模组的像素电路为2组，分别为奇数行和偶数行像素电路，且设置了在每个像素电路处于扫描周期的发光保持阶段控制VINT的电压由初始电压调整为第一电压。

虚线表示的是没有设置每个像素电路处于扫描周期的发光保持阶段控制VINT的电压由初始电压调整为第一电压。且没有设置两组显示模组。

灰色线表示的是设置每个像素电路处于扫描周期的发光保持阶段控制VINT的电压由初始电压调整为第一电压，且没有设置两组显示模组。

从上述黑色线和虚线对应的亮度曲线的比对可以看出，设置在扫描周期的发光保持阶段的VINT电压升高，保持相同的扫描频率时，亮度会有所下降，而通过黑色曲线和虚线表明，如果在进行发光保持阶段设置VINT的电压升高，而且设置分奇数行偶数行扫描的亮度，相比于没有设置奇数偶数行扫描的亮度可以维持相同，但是频率会降低一半，降低了功耗。

本实用新型的一个实施方式，提供了一种手表，包括上述实施方式提供的显示模组。

本实用新型的第二实施方式提供了一种降低屏幕刷新率的方法，该降低屏幕刷新率的方法，应用于手表。该降低屏幕刷新率的方法包括：

控制所述控制电压输入端VINT的电压，在像素电路扫描周期中的扫描阶段保持初始电压；

控制所述控制电压输入端VINT的电压由初始电压调整为第一电压，使所述控制电压输入端VINT的电压，在像素电路扫描周期中的发光保持阶段保持第一电压，所述第一电压大于与所述电容CST的电压。

可选的，电压输入端的VINT的初始阶段的电压为-2V。

可选的，第一电压为3V。

本实用新型实施方式提供的降低屏幕刷新频率的方法，显示驱动芯片在像素电路处于扫描周期的发光保持阶段时控制所述控制电压输入端VINT的电压大于与所述电容CST的电压，能够降低像素电路在发光保持阶段的漏电流，减少电容CST的电压损失，可以降低像素电路的刷新频率。

在一个实施例中，还包括步骤S103,显示驱动芯片在进入像素电路的下一个扫描周期中的扫描阶段时，控制所述控制电压输入端VINT的电压调整回初始电压。

在一些实施例中，所述像素电路为多个，多个所述像素电路呈阵列分布；所有的像素电路被划分为多组；控制多组所述像素电路顺次扫描。

在本申请实施例中，显示驱动芯片在每个扫描周期内只控制一组像素电路扫描，即只有一组扫描电路发光，而其他的像素电路不发光，不发光的像素电路对应的显示屏幕为熄屏的状态，而在下一个扫描周期，只有按照预设顺序的下一组像素电路进行扫描。当所有的组的像素电路都完成一个扫描周期后，实现显示屏幕的刷新，能够显著的降低屏幕的刷新率

在一些实施例中，所有的像素电路被划分为多组包括：奇数行的像素电路为一组，偶数行的像素电路为一组；或者，奇数列的像素电路为一组，偶数列的像素电路为另一组。

在另一个实施例中，所有的像素电路被划分为多组，包括：属于奇数行的偶数列的像素电路为一组，属于偶数行的奇数列的像素电路为另一组。

本申请实施例提供的显示控制方法，设置在发光保持阶段，VINT的电压大于CST的电压，能够降低模组的刷新率，而且设置奇数行和偶数行分别扫描，可以在降低刷新频率的同时，还降低模组的闪烁率，降低了显示模组的功耗。

在一些实施例中，所述显示控制方法可以通过上文所述的显示模组来实现，为了简洁，这里不再一一赘述。

应当理解的是，本实用新型的上述具体实施方式仅仅用于示例性说明或解释本实用新型的原理，而不构成对本实用新型的限制。因此，在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。此外，本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种显示模组，其特征在于，包括：显示驱动芯片和至少一个像素电路；其中，

所述像素电路包括电容CST、第一晶体管T1、电源电压输入端ELVDD和控制电压输入端VINT；

其中所述电容CST的第一端与电源电压输入端ELVDD连接，所述电容CST的第二端与所述第一晶体管T1的第一极连接，所述控制电压输入端VINT与所述第一晶体管T1的第二极连接；所述第一极为源极且第二极为漏极，或者第一极为漏极且第二极为源极；

其中，所述显示驱动芯片与所述控制电压输入端VINT连接；在所述像素电路处于扫描周期的发光保持阶段，电流从所述控制电压输入端VINT流向所述电容CST的第二端。

2.根据权利要求1所述的显示模组，其特征在于，在所述像素电路处于扫描周期的发光保持阶段，所述控制电压输入端VINT输出的第一电压大于所述电容CST的第二端的电压。

3.根据权利要求1所述的显示模组，其特征在于，

所述像素电路在扫描周期中除所述发光保持阶段的其他阶段，所述控制电压输入端VINT的电压为初始电压，所述初始电压小于所述电容CST的第二端的电压。

4.根据权利要求1所述的显示模组，其特征在于，还包括：复位信号输入端RST；

所述第一晶体管的T1的栅极与所述复位信号输入端RST连接。

5.根据权利要求4所述的显示模组，其特征在于，还包括：发光元件D1和第六晶体管T6；

所述控制电压输入端VINT与所述第六晶体管T6漏极连接，所述第六晶体管T6的源极与所述发光元件D1的阳极连接，所述第六晶体管T6的栅极与所述复位信号输入端RST连接。

6.根据权利要求4所述的显示模组，其特征在于，还包括：第二扫描信号输入端EM和第五晶体管T5；

第五晶体管T5的栅极与第二扫描信号输入端EM连接，源极与所述电源电压输入端ELVDD连接。

7.根据权利要求6所述的显示模组，其特征在于，还包括第三晶体管T3、驱动晶体管DTFT和数据输入端DATA；

所述第五晶体管T5，漏极分别与第三晶体管T3的漏极和驱动晶体管DTFT的源极连接；

所述第三晶体管T3，源极与所述数据输入端DATA连接，漏极连接到所述第五晶体管T5的漏极与所述驱动晶体管DTFT源极的线路上，栅极与第一扫描信号输入端SN连接。

8.根据权利要求1-7任一项所述的显示模组，其特征在于，

所述至少一个像素电路为多个像素电路，所述多个像素电路呈阵列分布；

所述多个像素电路被划分为多组；每组像素电路的控制电压输入端VINT分别与所述显示驱动芯片连接；

所述显示驱动芯片，用于控制多组所述像素电路顺次扫描。

9.根据权利要求8所述的显示模组，其特征在于，奇数列的像素电路为一组，偶数列的像素电路为另一组；

或者，属于奇数行的偶数列的像素电路为一组，属于偶数行的奇数列的像素电路为另一组。

10.一种可穿戴设备，其特征在于，包括如权利要求1-9任一项所述的显示模组。

Images