CN214846120U - 显示屏点灯测试装置 - Google Patents

Abstract

本实用新型公开了一种显示屏点灯测试装置，包括：接口单元、微处理器、非易失存储器、高速存储器以及可编程逻辑器件FPGA，接口单元与FPGA连接，以实现FPGA与外部设备之间的通信连接；微处理器与所述FPGA连接；非易失存储器和高速存储器均与FPGA连接，其中，FPGA包括：发送单元，该发送单元与非易失存储器连接，用于实现非易失存储器中存储的点灯数据至待测显示屏的数据通信。该显示屏点灯测试装置能够在与外部设备连接时通过接口单元将外部设备的点灯数据写入非易失存储器中，并在装置脱离外部设备后通过发送单元传输至待测显示屏，方便对点灯数据的更换，优化了用户体验。

Description

显示屏点灯测试装置

技术领域

本实用新型涉及显示领域，具体涉及一种显示屏点灯测试装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。

随着液晶屏生产技术的不断发展，各领域的液晶屏机种不断增多，经常性的需要将各模组机种组立成Demo Kit(演示工具包)的形式向客户展示，这样对于点灯治具的需求和要求也越来越多。

在给客户DEMO时当客户临时需要指定的图片，由于当前的测试治具只能通过连接电脑且使用上位机才能更改治具FLASH内存储的图片，这样的设计在每次更改点灯图片时，都要连接电脑并且电脑中装有相应的上位机软件，否则不能够及时满足更换图片的需求。如此，这就给使用者带来了诸多不便。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种显示屏点灯测试装置，能够在与外部设备连接时通过接口单元将外部设备的点灯数据写入非易失存储器中，并在装置脱离外部设备后通过发送单元传输至待测显示屏，方便对点灯数据的更换，优化了用户体验。

根据本公开提供的一种显示屏点灯测试装置，包括：用于根据点灯数据对待测显示屏进行点灯测试，包括：接口单元、微处理器、非易失存储器、高速存储器以及可编程逻辑器件FPGA，

所述接口单元与所述FPGA连接，以实现所述FPGA与外部设备之间的通信连接；

所述微处理器与所述FPGA连接；

所述非易失存储器和所述高速存储器均与所述FPGA连接，

其中，所述FPGA包括：发送单元，所述发送单元与所述非易失存储器连接，用于实现所述非易失存储器中存储的点灯数据至所述待测显示屏的数据通信。

可选地，所述FPGA还包括：非易失存储器控制器、高速存储器控制器和直接存储器访问DMA控制器和发送单元，

所述非易失存储器控制器与所述非易失存储器连接；

所述高速存储器控制器与所述高速存储器连接；

所述DMA控制器分别与所述非易失存储器和所述高速存储器连接，

其中，所述非易失存储器通过所述非易失存储器控制器与所述发送单元连接。

可选地，所述接口单元包括第一接口和第二接口中的至少之一。

可选地，所述第一接口为通用串行总线USB接口，所述USB接口通过所述微处理器与所述FPGA连接。

可选地，所述第二接口为数据处理DP接口、高清多媒体HDMI接口和低电压差分信号传输LVDS接口中的任一，且所述第二接口直接与所述FPGA中的接收单元连接。

可选地，所述接收单元包括：

接收器，与所述第二接口连接；

接收器控制器，分别与所述接收器和所述DMA控制器连接。

可选地，所述发送单元包括：

发送器控制器，与所述非易失存储器控制器连接；

发送器，与所述发送器控制器连接，用于实现所述非易失存储器中存储的点灯数据至所述待测显示屏的数据通信。

可选地，所述非易失存储器为Nand Flash非易失存储器。

可选地，所述高速存储器为DDR3高速存储器。

可选地，所述外部设备为电脑。

本实用新型的有益效果是：本公开涉及显示屏点灯测试装置，具有接口单元，使得显示屏点灯测试装置(本文中简称为装置或测试装置)能够通过该接口单元直接与外部设备(如电脑)之间进行数据通信。具有非易失存储器和高速存储器，可以存储接收自外部设备的点灯数据(图片数据)。具有发送单元，使得装置能够通过该发送单元与待测显示屏之间进行数据通信。同时还具有微处理器，该微处理器可以用来控制装置的工作流程，进而在装置与外部设备连接时通过该接口单元将外部设备的点灯数据写入非易失存储器中，而在装置脱离外部设备后通过发送单元将点灯数据传输至待测显示屏，方便对待测显示屏所需的点灯数据的更换。而且由于在进行点灯数据更换时无需必须采用安装有上位机软件的电脑，方便了用户使用。同时，装置接收的点灯数据可为外部设备的当前显示数据，使得装置能够具有类似截屏的功能，极大的优化了用户体验。

另一方面，装置可通过USB(universal serial bus，通用串行总线)接口和/或DP(data processing，数据处理)/HDMI(High Definition Multimedia Interface，高清多媒体接口)/LVDS(Low Voltage Differential Signaling，低电压差分信号传输)接口实现对图片信息即点灯数据的更新，具有良好的兼容性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据本公开第一实施例提供的显示屏点灯测试装置的结构示意图；

图2示出根据本公开第二实施例提供的显示屏点灯测试装置的结构示意图；

图3示出根据本公开第三实施例提供的显示屏点灯测试装置的结构示意图；

图4示出根据本公开实施例提供的显示屏点灯测试装置基于USB接口进行数据通信时的工作流程图；

图5示出根据本公开实施例提供的显示屏点灯测试装置基于DP/HDMI/LVDS接口进行数据通信时的工作流程图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。

下面，参照附图对本实用新型进行详细说明。

实施例一

参考图1，图1示出根据本公开第一实施例提供的显示屏点灯测试装置的结构示意图。

如图1所示，本实施例中，显示屏点灯测试装置包括：第一接口11、微处理器20、可编程逻辑器件(Field Programmable Gate Array，简称FPGA)50、非易失存储器30和高速存储器40。

第一接口11为通过微处理器20与FPGA 50连接，非易失存储器30和高速存储器40均直接与FPGA 50连接。

本实施例中，FPGA 50进一步的包括非易失存储器控制器51、直接存储器访问(Direct Memory Access，简称DMA)控制器52、高速存储器控制器53和发送单元55。进而，非易失存储器30与FPGA 50中的非易失存储器控制器51连接，高速存储器40与FPGA 50中的高速存储器控制器53连接，DMA控制器52则分别与非易失存储器控制器51和高速存储器控制器53连接。发送单元55通过非易失存储器控制器51与非易失存储器30连接。

发送单元55进一步的包括：发送器控制器551和发送器552。发送器控制器551与非易失存储器控制器51连接，而发送器552与发送器控制器551连接。

其中，本实施例中为采用第一接口11作为测试装置的接口单元，该第一接口11可用于与外部设备(如电脑)连接，以使得外部设备可通过该第一接口11识别测试装置的编号并执行相关信息的读写操作。本实施例中，第一接口11如为USB接口，该USB接口通过微处理器20与FPGA 50连接。

微处理器(Micro Controller Unit，简称MCU)20除了与FPGA 50连接外，还可与外部设备连接，通过与FPGA 50和外部设备中至少之一的数据通讯，微处理器20可以实现对测试装置的工作流程的控制，以便实现测试装置的相关功能。

非易失存储器30为测试装置存储图片信息的外部非易失存储器，具体用以存储测试装置通过接口单元自外部设备所接收的点灯数据(图片信息)，其可以保证在测试装置发生上电或掉电的状态改变后仍均能对数据进行有效可靠的存储。本实施例中，非易失存储器30如为Nand Flash非易失存储器。

高速存储器40为测试装置在工作时存储显示内容的外部存储器，具体用以在测试装置与外部设备连接时存储外部设备的显示内容(包括当前的显示内容)，其可以实现对显示内容(图片信息)的高速存储，确保对外部设备的显示内容，尤其是外部设备的当前的显示内容存储的完整性和准确性。本实施例中，高速存储器40如为DDR3高速存储器，其可作为测试装置的显存器或内存器。

非易失存储器控制器51为用于控制非易失存储器30对图片信息的读写操作(包括将图片信息写入非易失存储器30和自非易失存储器30内读取图片信息)。

高速存储器控制器53为用于控制高速存储器40对图片信息的读写操作(包括将图片信息写入高速存储器40和高速存储器40内读取图片信息)。

DMA控制器52可以允许具有不同数据传输速度的硬件装置之间的沟通，而不需要依赖于处理器的大量中断负载。进而本实施例中，DMA控制器52用于将外设存储设备(对应非易失存储器30)与内存(对应高速存储器40)连接起来，实现图片信息在非易失存储器30与1高速存储器40之间的相互访问。

发送器控制器551为用于将内部可处理的数据流转化为高速差分信号。

发送器552为用于发送内部的高速差分信号并输出给后端。本公开中，发送器552如为高速信号发送器，其为发送高速差分信号并最终传输至待测显示屏。

参考图4，本实施例中，显示屏点灯测试装置的工作流程具体如下：

给测试装置上电，通过USB接口连接FPGA 50和外部设备如电脑PC端(对应步骤S11)；由微处理器MCU 20接收外部设备发送的作为点灯数据的图片信息，同时将所接收到的图片信息传输给FPGA 50(对应步骤S12)；FPGA 50在接收图片信息后，通过内部的DMA控制器52和高速存储器控制器53进而将该图片信息快读的写入高速存储器40中(对应步骤S13)；之后，FPGA 50通过内部的DMA控制器52和高速存储器控制器53读取存储在高速存储器40中的图片信息，并通过DMA控制器52和非易失存储器控制器51将读取自高速存储器40中的图片信息控制写入非易失存储器30中(对应步骤S14)；重复步骤S11至S14，直至将图片信息完全的写入非易失存储器30中，完成对图片信息的更新(对应步骤S15)；控制测试装置断电，并断开USB接口与外部设备之间的连接(对应步骤S16)；将测试装置与待测显示屏连接，并控制测试装置上电，由FPGA 50通过DMA控制器52和非易失存储器控制器51读取存储在非易失存储器30中的图片信息，并通过发送器控制器551将该图片信息对应的数据流转化为对应的高速差分信号后，通过发送器552发送至待测显示屏，使得待测显示屏可以基于所接收的图片信息对应的点灯数据完成点灯测试。(对应步骤S17)。

本实施例中所公开的显示屏点灯测试装置通过微处理器控制操作流程，可以基于USB接口实现在测试装置与外部设备连接时将外部设备发送的点灯数据写入非易失存储器中，而在测试装置脱离外部设备后可通过发送单元将点灯数据传输至待测显示屏，如此，方便对待测显示屏所需的点灯数据的更换，由于更换时无需采用安装有上位机软件的电脑，方便用户使用。

实施例二

本实施例提供的显示屏点灯测试装置如图2所示。

本实施例中，显示屏点灯测试装置为包括：第二接口12、微处理器20、可编程逻辑器件(Field Programmable Gate Array，简称FPGA)50、非易失存储器30和高速存储器40。第二接口12、非易失存储器30和高速存储器40均与FPGA 50连接。

本实施例中，FPGA 50进一步的包括非易失存储器控制器51、直接存储器访问(Direct Memory Access，简称DMA)控制器52、高速存储器控制器53、接收单元54和发送单元55。

其中，微处理器20、非易失存储器控制器51、DMA控制器52、高速存储器控制器53、发送单元55、非易失存储器30和高速存储器40之间的连接关系与功能均与实施例一相同，具体可参考实施例一中的描述，此处不再赘述。

区别之处在于：本实施例中为采用第二接口12作为测试装置的接口单元，且该第二接口12为通过设置于FPGA 50内的接收单元54与FPGA 50连接。第二接口12可用于与外部设备(如电脑)连接，以使得外部设备可通过该第二接口12向测试装置传输高速差分信号。本实施例中，第二接口12如为数据处理DP接口、高清多媒体HDMI接口和低电压差分信号传输LVDS接口中的任一。

本实施例中，接收单元54进一步的包括：接收器541和接收器控制器542。接收器控制器542与DMA控制器52连接，而接收器541与接收器控制器542连接。其中，第二接口12如为接收器541的连接接口。

本实施例中，接收器541为用于通过第二接口12接收外部设备发送的高速差分信号，如为数据处理DP信号、高清多媒体HDMI信号和低电压差分信号LVDS中的至少之一。本实施例中，接收器541如为高速信号接收器。

接收器控制器542为用于将高速差分信号转换为内部可处理的数据流，该数据流可通过DMA控制器52和高速存储器控制器53存储至高速存储器40中。

参考图5，本实施例中，显示屏点灯测试装置的工作流程具体如下：

给测试装置上电，通过数据处理DP接口/高清多媒体HDMI接口/低电压差分信号传输LVDS接口连接FPGA 50和外部设备如电脑PC端(对应步骤S21)；由FPGA 50中的接收器541接收外部设备发送的作为点灯数据的图片信息(对应的高速差分信号)，并利用接收器控制器542将所接收到的图片信息对应的高速差分信号转化为FPGA 50内部可处理的数据流(对应步骤S22)；接着，FPGA 50通过内部的DMA控制器52和高速存储器控制器53进而将该图片信息对应的内部数据流快速的写入高速存储器40中(对应步骤S23)；之后，由微处理器20控制FPGA 50通过内部的DMA控制器52和高速存储器控制器53读取存储在高速存储器40中的图片信息，并通过DMA控制器52和非易失存储器控制器51将读取自高速存储器40中的图片信息控制写入非易失存储器30中特定的区间内(对应步骤S24)；重复步骤S121至S24，直至将图片信息完全的写入非易失存储器30中，完成对图片信息的更新(对应步骤S25)；控制测试装置断电，并断开数据处理DP接口/高清多媒体HDMI接口/低电压差分信号传输LVDS接口与外部设备之间的连接(对应步骤S26)；将测试装置与待测显示屏连接，并控制测试装置上电，由FPGA 50通过DMA控制器52和非易失存储器控制器51读取存储在非易失存储器30中的图片信息，并通过发送器控制器551将该图片信息对应的数据流转化为对应的高速差分信号后，通过发送器552发送至待测显示屏，使得待测显示屏可以基于所接收的图片信息对应的点灯数据完成点灯测试。(对应步骤S27)。

本实施例中所公开的显示屏点灯测试装置通过微处理器控制操作流程，可以基于数据处理DP接口/高清多媒体HDMI接口/低电压差分信号传输LVDS接口实现在测试装置与外部设备连接时将外部设备当前的点灯数据写入非易失存储器中，而在测试装置脱离外部设备后可通过发送单元将点灯数据传输至待测显示屏，使得装置能够具有类似截屏的功能，如此，方便对待测显示屏所需的点灯数据的更换，由于更换时无需采用安装有上位机软件的电脑，极大的优化了用户体验。

实施例三

本实施例提供的显示屏点灯测试装置如图3所示。

本实施例中，显示屏点灯测试装置为同时包括上前述实施例一和实施例二中所示出的结构，即显示屏点灯测试装置为同时具有第一接口11和第二接口12，以及本实施例中的显示屏点灯测试装置中的FPGA 50中还包括由接收单元54。

本实施例中，显示屏点灯测试装置中的各结构组件之间的连接关系与功能均与前述实施例一和实施例二中相同，具体可参考实施例一和实施例二中的描述，此处不再赘述。

本实施例中所公开的显示屏点灯测试装置，采用第一接口11和第二接口12共同作为测试装置的接口单元10，具有良好的兼容性。不仅可以兼容USB接口更新图片信息的功能，而且可以通过数据处理DP接口/高清多媒体HDMI接口/低电压差分信号传输LVDS接口连接外部设备，直接将电脑目前的显示画面写入测试装置的非易失存储器30中以供测试装置脱离外部设备后点灯使用。如此，可以使得测试装置能够具有类似截屏的功能，在给客户进行演示工具包或者有其他特殊用途时，给使用者带来了极大的便捷。

综上，本公开所述涉及的显示屏点灯测试装置，具有接口单元，使得显示屏点灯测试装置(本文中简称为装置或测试装置)能够通过该接口单元直接与外部设备(如电脑)之间进行数据通信。具有非易失存储器和高速存储器，可以存储接收自外部设备的点灯数据(图片数据)。具有发送单元，使得装置能够通过该发送单元与待测显示屏之间进行数据通信。同时还具有微处理器，该微处理器可以用来控制装置的工作流程，进而在装置与外部设备连接时通过该接口单元将外部设备的点灯数据写入非易失存储器中，而在装置脱离外部设备后通过发送单元将点灯数据传输至待测显示屏，方便对待测显示屏所需的点灯数据的更换。而且由于在进行点灯数据更换时无需非得采用安装有上位机软件的电脑，方便了用户使用。同时，装置接收的点灯数据可为外部设备的当前显示数据，使得装置能够具有类似截屏的功能，极大的优化了用户体验。

另一方面，装置可通过USB接口和/或DP/HDMI/LVDS接口实现对图片信息即点灯数据的更新，具有良好的兼容性。

应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。以及术语“连接”可包含如供电连接、通信连接等在内的电性连接。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (10)

1.一种显示屏点灯测试装置，用于根据点灯数据对待测显示屏进行点灯测试，其特征在于，包括：接口单元、微处理器、非易失存储器、高速存储器以及可编程逻辑器件FPGA，

所述接口单元与所述FPGA连接，以实现所述FPGA与外部设备之间的通信连接；

所述微处理器与所述FPGA连接；

所述非易失存储器和所述高速存储器均与所述FPGA连接，

其中，所述FPGA包括：发送单元，所述发送单元与所述非易失存储器连接，用于实现所述非易失存储器中存储的点灯数据至所述待测显示屏的数据通信。

2.根据权利要求1所述的显示屏点灯测试装置，其特征在于，所述FPGA还包括：非易失存储器控制器、高速存储器控制器和直接存储器访问DMA控制器和发送单元，

所述非易失存储器控制器与所述非易失存储器连接；

所述高速存储器控制器与所述高速存储器连接；

所述DMA控制器分别与所述非易失存储器和所述高速存储器连接，

其中，所述非易失存储器通过所述非易失存储器控制器与所述发送单元连接。

3.根据权利要求2所述的显示屏点灯测试装置，其特征在于，所述接口单元包括第一接口和第二接口中的至少之一。

4.根据权利要求3所述的显示屏点灯测试装置，其特征在于，所述第一接口为通用串行总线USB接口，所述USB接口通过所述微处理器与所述FPGA连接。

5.根据权利要求3所述的显示屏点灯测试装置，其特征在于，所述第二接口为数据处理DP接口、高清多媒体HDMI接口和低电压差分信号传输LVDS接口中的任一，且所述第二接口直接与所述FPGA中的接收单元连接。

6.根据权利要求5所述的显示屏点灯测试装置，其特征在于，所述接收单元包括：

接收器，与所述第二接口连接；

接收器控制器，分别与所述接收器和所述DMA控制器连接。

7.根据权利要求2所述的显示屏点灯测试装置，其特征在于，所述发送单元包括：

发送器控制器，与所述非易失存储器控制器连接；

发送器，与所述发送器控制器连接，用于实现所述非易失存储器中存储的点灯数据至所述待测显示屏的数据通信。

8.根据权利要求2所述的显示屏点灯测试装置，其特征在于，所述非易失存储器为NandFlash非易失存储器。

9.根据权利要求2所述的显示屏点灯测试装置，其特征在于，所述高速存储器为DDR3高速存储器。

10.根据权利要求1所述的显示屏点灯测试装置，其特征在于，所述外部设备为电脑。

Images