CN214623651U - 一种雷达数据嵌入性采集系统 - Google Patents

Abstract

本实用新型公开了一种雷达数据嵌入性采集系统，属于雷达技术领域，具体包括由FPGA与ARM组成的异构处理芯片，所述FPGA与ARM通过总线连接，所述异构处理芯片的FPGA连接有HDMI接口，所述HDMI接口通过HDMI线与雷达系统连接。本实用新型具有结构简单紧凑、体积小、成本低、通信稳定高效等优点。

Description

一种雷达数据嵌入性采集系统

技术领域

本实用新型主要涉及雷达信号采集技术领域，具体涉及一种雷达数据嵌入性采集系统。

背景技术

毫米波雷达由于其能在大雾、雨雪天、黑夜等恶劣环境中稳定地进行探测工作，加之近年来整机的成本大幅度下降，百元雷达已经在市场唾手可得，使得雷达的应用越来越广泛。目前在智慧交通、安防监控、自动驾驶、智能感测等领域已经是标配的存在，雷达应用的兴起也催生了一大批国产企业在研发、生产、销售上的布局。

要研发出质量优异的雷达，在硬件定型后，算法就是核心部分。好的雷达算法都需要经过几个步骤：第一步根据雷达研发时设定的参数进行初步的算法仿真以及C代码在处理器上的实现；第二步根据雷达实际工作的各种问题去进行算法优化；第三步加入自学习模式去进行虚景自学习等。第一步仿真的算法基本是不能在产品中直接用的，因为算法不清楚雷达硬件的噪声水平、信噪水平、硬件上是否有固定杂散干扰点等；第二步及后面的算法优化都需要雷达的实际数据去支撑。

纵观目前雷达现有技术，雷达采数系统基本都是以通用的工控机或开发板配各种外设模块组成硬件基础，然后通过外挂ADC模块去采雷达混频后的中频信号，再进行储存或通过无线远程外发。而工控机或开发板的体积都是相对比较大，功耗也大，无法在应用领域广泛的小体积雷达中用起来，尤其是无人机等对重量要求更高的雷达更是不具备使用意义。另外外挂ADC模块去采集的数据，与雷达实际工作的数据也是不一样的，外挂ADC的位数、采样率、采样时钟的稳定性等与雷达实际的都不一样，数据可靠性大大降低。故优化的算法如果采用这种采数系统采集的数据去分析，对优化算法意义非常有限。

另外，在通用的采数系统中，从雷达板子上占的体积考虑，一般选用手机行业里的软排线从雷达板子上引出，然后做一个转接板，将尺寸小的软排线转成开发板上PMC等座子，此种连接方式复杂，软排线由于尺寸太小非常容易导致接触不良，插拔几次基本就很难保证所有引脚都接触良好，且这个软排线是个不标准、通用的线，阻抗不匹配，难以达到300M以上的通信速率，如果线稍长，信号速率大打折扣，实际使用存在各种问题，导致采数系统臃肿、不稳定、速率不高。

另外，雷达芯片传统的工艺是基于锗硅(SiGe)，SiGe高频特性良好，材料安全性佳，导热性好，而且制程成熟、整合度高，具成本较低之优势，但大都是分立式的，即发射器、接收器和处理组件均为独立单元，这使得其设计过程十分复杂，并且整体方案体积庞大。采用RFCMOS制程最大的好处是可以将射频、基频与存储器等组件合而为一的高整合度，减小系统的尺寸、降低功耗、成本，目前基于CMOS工艺的雷达芯片在24G/60G/77G/79G都有推出，与传统的SiGe工艺相比，性价比有巨大、绝对优势，是未来雷达芯片的发展趋势，而基于CMOS工艺的芯片的一个共同点都是采用LVDS/CIS_2/MIPI作为雷达原始数据的输出接口。

目前CMOS工艺在雷达芯片的突破给雷达芯片的设计带来了新思路、新冲击，如美国的TI公司最先在行业推出了CMOS工艺的77G/79G/60G的雷达芯片，将负载的射频电路与DSP、ARM集成在一个芯片内，使得雷达开发的门槛大大降低，国外的NXP、ST公司都陆续推出CMOS工艺的毫米波雷达芯片，且种类逐渐增多。另一方面雷达信号处理的前端处理器是FPGA/DSP，单纯的FPGA是非常不方便直接挂SSD或高速TF等，协议非常麻烦，IP核价格昂贵，且占用fpga逻辑资源，但是FPGA的优点在于方便的处理雷达信号的FFT等预处理工作，并通过LVDS输出ADC原始数据及FFT、DBF预处理后的数据，数据输出与预处理可以并行同时工作，不需要像ARM处理等需要分出CPU的运算资源与运算时间去支持采数的动作。

实用新型内容

本实用新型要解决的技术问题就在于：针对现有技术存在的技术问题，本实用新型提供一种结构简单紧凑、体积小、成本低、通信稳定高效的雷达数据嵌入性采集系统。

为解决上述技术问题，本实用新型提出的技术方案为：

一种雷达数据嵌入性采集系统，包括由FPGA与ARM组成的异构处理芯片，所述FPGA与ARM通过总线连接，所述异构处理芯片的FPGA连接有HDMI接口，所述HDMI接口通过HDMI线与雷达系统连接。

作为上述技术方案的进一步改进：

所述HDMI线包括四对传输通道；其中一对传输通道做时钟，一对传输通道做帧同步信号，两对传输通道做数据通道。

所述HDMI接口与所述雷达系统之间通过LVDS通信。

所述异构处理芯片为MPSOC芯片；其中FPGA连接有光纤端口，MPSOC芯片的ARM连接有以太网接口、固态硬盘和RTC时钟。

所述MPSOC及其外设各路电源、DDR4、千兆网PHY集成于核心板上，HDMI接口、固态硬盘和千兆网变压器集成在底板上，所述核心板布置于所述底板的上方且相互连接。

还包括与所述异构处理芯片相连的无线模块。

与现有技术相比，本实用新型的优点在于：

本实用新型采用HDMI接口嵌入性的接入雷达系统中，能够获取雷达系统的实时数据，保证后续数据处理的精准可靠性；另外HDMI接口属于通用物料，价格便宜、且接触稳定，避免了软排线接触的阻抗不匹配、接触不良带来的一系列采数问题；本实用新型的ARM与FPGA通过AXI高速总线实现数据的共享，数据从FPGA到ARM的整个过程无需要如传统的芯片之间通信使用的复杂高速的软件协议，硬件上也不需要高速布线连接，通信环节紧凑、稳定、高效。

附图说明

图1为本实用新型的采集系统在实施例的方框结构图。

图2为本实用新型的采集系统在具体应用时的流程图。

图3为HDMI接口中差分对在3.2GPBS速率时电路板上的信号后仿真眼图。

图例说明：1、异构处理芯片；101、FPGA；102、ARM；2、HDMI接口；3、光纤接口；4、以太网接口；5、固态硬盘；6、时钟。

具体实施方式

以下结合说明书附图和具体实施例对本实用新型作进一步描述。

如图1所示，本实施例的雷达数据嵌入性采集系统，包括由FPGA101与ARM102组成的异构处理芯片1，异构处理芯片1的FPGA101连接有HDMI接口2，HDMI接口2通过HDMI线与待采数的雷达系统连接。具体地，异构处理芯片1采用xilinx公司的MPSOC芯片，其中MPSOC芯片属于异构处理芯片1，芯片由高端FPGA101与高性能ARM102组成，将FPGA101可在线编程且易于通过IP扩展外设的优势与适合做数据交互的ARM102合为一体；FPGA101连接HDMI接口2(或称HDMI座子)，HDMI座子内部为高速LVDS、MIPI差分对、PICE总线扩展的万兆光纤接口3；在ARM102主要连接有自适应10/100/1000以太网接口4、PCIE/M.2/SATA接口的固态硬盘5、RTC时钟6。HDMI座子与MPSOC芯片之间根据雷达数据类型可以配置成LVDS或MIPI，MPSOC的FPGA101(PL)端调用免费的IP方便配置成LVDS或MIPI或CIS2，FPGA101接收到数据后存入MPSOC芯片的DDR4中，ARM102接收到FPGA101给的信号后从DDR中读取数据并加上时间信息，通过PICE等高速总线存入大容量固态硬盘5(SSD)中。其中ARM102与FPGA101通过AXI高速总线实现数据的共享，数据从FPGA101到ARM102的整个过程无需要如传统的芯片之间通信使用的复杂高速的软件协议，硬件上也不需要高速布线连接，通信环节紧凑、稳定、高效。

MPSOC芯片内部集成了资源丰富的高端FPGA101与多核高速ARM102，将PCIE、M.2、SATA等接口、SSD、千兆网、板上时钟6、万兆光纤集成在一个非常小的电路板(如10x10cm)上，采集系统体积小，结构非常紧凑、能同步时间的采集、储存、处理高速大容量数据。具体地，电路板采用核心板加底板的形式，核心板也是针对系统需求与采数轻量化特征进行设计，其中DDR4、千兆网PHY、MPSOC及其外设各路电源都集成在核心板上，HDMI座子、大容量固态硬盘5、千兆网变压器等集成在底板上，核心板布置于底板上形成叠层结构。通过上述采用核心板加底板的双层结构形式，能方便地在采数系统出现硬件问题时能快速替换相应的问题板。

在一具体实施例中，在采集系统的电路板上焊接HDMI座子，雷达板子上只需要留一个体积非常小的mini HDMI座子，通过标准的HDMI转mini HDMI线将电路板与需要采数的雷达板子进行连接。其中标准的HDMI线是由4对传输通道组成，其中1对通道是时钟通道，另外3对是TMDS通道(最小化传输差分信号)。在本实用新型中，一对高速差分信号做时钟6，一对做帧同步信号，两对做数据通道，最高能接受2*3.4＝6.8GPBS的数据流。雷达座子内部的4对LVDS根据雷达类型(SiGe或CMOS)选择数据是从FPGA101处理器出来还是直接从射频芯片出来，不管是哪种输出类型，采数系统都能无缝的支撑。本实用新型创新性的采用HDMI中的4对差分线作为高速LVDS的传输通道，这样在雷达板子上只需要预留一个mini HDMI的座子(接口)，此座子属于通用物料，价格便宜、且接触稳定，避免了软排线接触的阻抗不匹配、接触不良带来的一系列采数问题。

图3为HDMI接口中差分对在3.2GPBS速率时电路板上的信号后仿真眼图，仿真是在该系统的电路板的PCB图中进行的后仿真，加入了板材介电常数、阻抗等信息，仿真结果与实际测试近乎一致，通过眼图可知，该采数系统在3.2G高速率下能无误码率、准确通信，确保采数系统的高速采集能力。

本实用新型既可以适应目前主流的雷达工作中FPGA101给出来的雷达原始数据与预处理数据，更能非常方便的适应后续主流的CMOS工艺雷达，而且都是采用HDMI接口2嵌入性的接入雷达系统中，采集的数据是雷达正在使用的数据而不是采用一个额外的ADC模块，使系统采集的数据就是雷达当前工作的数字化后的数据，且采数过程不影响雷达的工作，当需要数据分析某个时间的虚景、误报、漏报、解决多径干扰等复杂问题时，本实用新型的采数系统能提供非常具有实际参考价值的数据，优化算法，提升雷达探测能力，能根据原始数据在matlab中的仿真现象与预处理数据的仿真现象去对应雷达实际工作时目标的异常轨迹。

在一具体实施例中，采集系统的电路板上运行了linux系统，对外输出提供千兆以太网接口4，有操作系统加上以太网，提供了外界能非常方便的去控制采数系统的过程控制，如开始采集与停止、调整采集模式等，采集到固态硬盘5的数据能通过FTP等通用的网络服务器工具，像浏览本地电脑上的文件夹一样非常方便、快捷地对数据进行选择、复制与分析。

在一具体实施例中，如果雷达工作在偏远地区，如高速上应用的交通雷达，当雷达出现工作中误报较多、没有车辆目标输出等异常后，尤其是那种时有时无的问题时，需要长时间的对数据进行采集，当出现问题后，能找到问题出现时的雷达实际运行用的数据的情况时，如果采用人员去高速路的高架上连上采数系统，长时间蹲守采集非常不方便，也不安全，这时本实用新型的采数系统只需要外挂一个目前非常成熟的4G无线模块即可以实现海量数据远程控制、采集与传输，在远程的服务端就可以根据问题需要提取关心时间段的数据进行回放、问题定位为雷达问题解决与优化提供精准的数据支撑。本实用新型采用基于MPSOC的数采方案，与工控机、各类接口模块相比，在低成本、低功耗、小体积、结构紧凑方便有着非常大的优势，本质区别明显，加上一个成熟的4G模块即可实现远程、海量数据传输系统，即具有上述诸多优势又具有灵活的可扩展性。

本实用新型支持电路板挂载大容量固态硬盘5，支持主流的PCIE、M.2、SATA接口的固态硬盘5，PCIE固态硬盘5的写盘速率可以轻松的突破500MB/S，数据储存能力远大于目前通用采数系统中使用千兆网输出到外部电脑的以太网速度(理论128MB/S)限制影响，采数过程无需外部电脑参与。

如图2所示，本实用新型的采集系统的具体工作流程为：

首先通过标准的HDMI线连接采数系统的HDMI接口2和雷达系统；

采数系统上电开始工作，linux系统启动加载，外设自检完成后，通过网线将采数系统连接到电脑或需要同步时间的摄像头进行时间校准同步，这个过程确保了采数系统采集的数据中时间标号能与摄像头等设备同步，随后系统进行帧同步信号判断阶段；

当HDMI差分对中的帧同步信号有效后，MPSOC芯片内部FPGA101参考LVDS中CLK时钟6进行双线的数据读取，读取的数据存入板子上的DDR中暂存，通过中断信息的方式将数据准备好的信号告诉ARM102，ARM102将DDR中暂存的数据读取加上时间单元中当前时间信息，加入帧号等信息后存入高速外设PICE、SATA的大容量的固态硬盘5中；

软件可以根据一帧数据的大小进行设置单个文件的容量大小；

储存在SSD中的数据按时间、数据类型进行分文件管理；

在以太网接口4外挂一个4G等无线模块即可实现海量数据远程采集、传输；或者采用电脑通过以太网连接采数系统，可以方便的访问硬盘数据；

根据问题需要提取关心时间段的数据进行回放、问题定位为雷达问题优化提供精准支撑。

以上仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，应视为本实用新型的保护范围。

Claims (6)

1.一种雷达数据嵌入性采集系统，其特征在于，包括由FPGA(101)与ARM(102)组成的异构处理芯片(1)，所述FPGA(101)与ARM(102)通过总线连接，所述异构处理芯片(1)的FPGA(101)连接有HDMI接口(2)，所述HDMI接口(2)通过HDMI线与雷达系统连接。

2.根据权利要求1所述的雷达数据嵌入性采集系统，其特征在于，所述HDMI接口(2)与所述雷达系统之间通过LVDS通信。

3.根据权利要求2所述的雷达数据嵌入性采集系统，其特征在于，所述HDMI线包括四对传输通道；其中一对传输通道做时钟，一对传输通道做帧同步信号，两对传输通道做数据通道。

4.根据权利要求1或2或3所述的雷达数据嵌入性采集系统，其特征在于，所述异构处理芯片(1)为MPSOC芯片；其中FPGA(101)连接有光纤端口，MPSOC芯片的ARM(102)连接有以太网接口(4)、固态硬盘(5)和RTC时钟(6)。

5.根据权利要求4所述的雷达数据嵌入性采集系统，其特征在于，所述MPSOC及其外设各路电源、内存、千兆网PHY集成于核心板上，所述HDMI接口(2)、固态硬盘(5)和千兆网变压器集成在底板上，所述核心板布置于所述底板的上方。

6.根据权利要求1或2或3所述的雷达数据嵌入性采集系统，其特征在于，还包括与所述异构处理芯片(1)相连的无线模块。

Images