CN214588843U - 一种发光二极管芯片及其应用 - Google Patents
一种发光二极管芯片及其应用 Download PDFInfo
- Publication number
- CN214588843U CN214588843U CN202023300343.XU CN202023300343U CN214588843U CN 214588843 U CN214588843 U CN 214588843U CN 202023300343 U CN202023300343 U CN 202023300343U CN 214588843 U CN214588843 U CN 214588843U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- light
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提出一种发光二极管芯片及其应用,所述发光二极管芯片包括:多个发光二极管;多个电性连接件,分别连接于所述多个发光二极管;以及封装体,封装体将多个所述发光二极管整合成所述发光二极管芯片。通过本实用新型提供的一种发光二极管芯片及其应用,提高发光二极管面板制造过程中的转印良率。
Description
本专利是专利号为2020220774063,申请日为2020年9月21日,发明名称为“一种半导体外延结构及其应用”的分案申请。
技术领域
本实用新型涉及半导体领域,特别涉及一种发光二极管芯片及其应用。
背景技术
微型发光二极管(Micro LED)是目前热门研究的下一代显示器的光源。微型发光二极管显示器具有低功率消耗、高亮度、超高分辨率、超高色彩饱和度、响应速度快、能耗低,及寿命长等优点。此外,微型发光二极管显示器的功率消耗量约为液晶显示器(LCD)的10%或有机发光二极管显示器(OLED)的50%。而与同样是自发光的OLED相比较,亮度高了30倍,且分辨率可以达到1500PPI(像素密度,Pixels Per Inch)。微型发光二极管显示器的的这些明显的优势,使得它有望取代现在的OLED和LCD,成为下一代的显示器。微型发光二极管目前还无法量产,是因为目前还有许多技术难题需要克服,其中一个重要的技术难题就是如何提高转印良率。
实用新型内容
鉴于上述现有技术的缺陷,本实用新型提出一种发光二极管芯片及其应用,所述发光二管芯片内包括多个发光二极管结构。
为实现上述目的及其他目的,本实用新型提出一种发光二极管芯片,该发光二极管芯片包括:
多个发光二极管;
多个电性连接件,分别连接于所述多个发光二极管;以及
封装体,将多个所述发光二极管整合成所述发光二极管芯片。
在本实用新型一实施例中,所述多个发光二极管的光色为蓝光、红光或绿光。
在本实用新型一实施例中,所述多个发光二极管的光色相同。
在本实用新型一实施例中,所述多个发光二极管的光色不同。
在本实用新型一实施例中,所述发光二极管芯片还包括波长转换层,所述波长转换层设置于所述发光二极管芯片上。
在本实用新型一实施例中,所述多个发光二极管是垂直导通型的发光二极管结构。
在本实用新型一实施例中,所述多个发光二极管是微型发光二极管。
本实用新型还提供一种电子装置,其包括所述发光二极管芯片。
综上所述,通过本实用新型提出一种发光二极管芯片及其应用,同一发光二极管芯片上包括多个发光二管结构,在生产微型显示器时。在进行巨量转移的过程中,通过减少转移的数量以及增大转移结构的体积,从而提高转印良率。
附图说明
图1:本实施例提出的生长腔体的简要示意图。
图2:本实施例中基座的另一简要示意图。
图3:本实施例中基座的背面示意图。
图4:本实施例中加热器的简要示意图。
图5:本实施例中加热器另一简要示意图。
图6:本实施例中测温装置的简要示意图。
图7:本实施例中磁体的简要示意图。
图8至图9:本实施例中磁体的另一简要示意图。
图10:本实施例中反射板的简要示意图。
图11:本实施例中卡箍的简要示意图。
图12:本实施例中冷却装置的简要示意图。
图13:本实施例中进气口的简要示意图。
图14:本实施例中进气管道的简要示意图。
图15:本实施例中进气管道的底部简要示意图。
图16至图19:本实施例中进气口的另一简要示意图。
图20:本实施例提出的半导体设备的简要示意图。
图21:本实施例中过渡腔体的简要示意图。
图22:本实施例中冷却板的简要示意图。
图23:本实施例中底座的简要示意图。
图24:本实施例中载台及托盘的简要示意图。
图25:本实施例中清洗腔体的简要示意图。
图26:本实施例中升降旋转机构的简要示意图。
图27:本实施例中清洗腔体的另一简要示意图。
图28:本实施例中衬套及线圈组件的简要示意图。
图29:本实施例中预热腔体的简要示意图。
图30:本实施例中加热器的简要示意图。
图31:本实施例中加热线圈的简要示意图。
图32:本实施例中测温点的简要示意图。
图33:本实施例中半导体设备的使用方法流程图。
图34:本实施例中氮化铝镀膜的分析图。
图35:本实施例中氮化铝薄膜的电镜图。
图36:本实施例中氮化铝薄膜的摇摆曲线图。
图37:本实施例中一种半导体外延结构图。
图38至图40:本实施例中另一种半导体外延结构图。
图41:本实施例中一种发光二极管结构图。
图42:本实施例中另一种半导体外延结构图。
图43:本实施例中一种半导体功率器件结构图。
图44至图45:本实施例中一种半导体功外延结构图。
图46:本实施例中一种发光二极管结构图。
图47至图51:本实施例中一种微发光二极管形成图。
图52至图58:本实施例中一种微发光二极管芯片形成图。
图59至图68:本实施例中另一种微发光二极管芯片形成图。
图69至图76:本实施例中一种微发光二极管面板形成图。
图77至图83:本实施例中另一种微发光二极管面板形成图。
图84:本实施例中一种微发光二极管面板结构图。
图85:本实施例中一种电子装置结构框图。
图86:本实施例中一种半导体器件结构图。
图87:本实施例中一种射频模组框图。
图88、图90、图92:本实施例中另一种半导体器件结构图。
图89、图91、图93:本实施例中另一种射频模组框图。
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图36,图1至图36为半导体设备100的具体结构图,利用本公开的半导体设备100在均匀高温下沉积镀膜,可成膜速度快,薄膜(例如氮化铝)的晶格排列呈现柱状晶方向生长,成膜的结晶性好,成膜均匀性也得到提高。其中,相对温度为基板温度与薄膜熔化温度的比值,如果基板温度较低,则相对温度较低,如果基板温度较高,则相对温度较高。
然不限于上述举例说明的氮化铝薄膜,利用本实用新型的设备也可应用与其他该质量薄膜,例如金属薄膜、半导体薄膜、绝缘薄膜、化合物薄膜或其他材料的薄膜。再者,在本实用新型中所形成高质量薄膜可应用于各种半导体结构、电子原件或电子装置中,例如开关元件、功率元件、射频元件、发光二极管、微型发光二极管、显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
请参阅图37,当利用本公开的半导体设备来制造一半导体外延结构时,所述半导体外延结构可包括基板1000、氮化铝层1001、第一氮化铝镓层1002、第二氮化铝镓层1003以及氮化镓层1004。其中,氮化铝层1001形成于基板1000上,第一氮化铝镓层形成于氮化铝层1001 上,第二氮化铝镓层1003形成于第一氮化铝镓层1002上,氮化镓层1004形成于第二氮化铝镓层1003上,且第一氮化铝镓层1002的铝含量可高于第二氮化铝镓层1003的铝含量。基板 1000可以是硅基材料的基板,例如硅(Si)或碳化硅(SiC)。在其他实施例中,基板1000也可以蓝宝石((Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)、氮化镓(GaN)或其他半导体基板材料。
请参阅图38,在一些实施例中,硅基板上表面可设置多个微凹部1000a,微凹部1000a 的截面是倒三角形或其他形状,在其他实施例中,微凹部1000a的截面包括椭圆形或多边形。微凹部1000a将基板1000分割成若干介质柱,所述介质柱的横截面包括三角形、椭圆形或其他多边形,介质柱的横截面积自上而下一致,或者自下而上逐渐减小。所述倒三角形的微凹部1000a具有较大口径和较大深度来释放堆积应力。
请再参阅图37及38,在一些实施例中,氮化铝层1001可填充于微凹部1000a内。在基板1000与第一氮化铝镓层1002之间设置氮化铝层1001,可以防止基板1000中的硅与第一氮化铝镓层1002中的镓反应。
请再参阅图37,在不同实施例中,可利用半导体设备100,在基板1000表面溅射一层氮化铝薄膜,以形成氮化铝层1001。当形成氮化铝层1001时,基板1000的温度控制在例如800-1000℃之间,通过控制溅射速率、基底温度、溅射厚度等参数,氮化铝层1001的厚度可例如为0.01-1.6μm。在形成氮化铝层1001后,可对形成的外延结构进行高温退火处理,以提高氮化铝层1001的质量。其中,高温退火处理的条件例如为:退火温度为例如1100-1200℃,退火气体为H2+NH3。
请再参阅图37,第一氮化铝镓层1002的铝含量可高于第二氮化铝镓层1003的铝含量。例如,在氮化铝镓层中,铝的含量降低是呈梯度降低,导致晶格参数增加,从而提高所述半导体外延结构的质量。
请再参阅图37,在例如硅基板1000上形成氮化铝层1001,氮化铝与硅之间晶格失配可达到19%,氮化铝层1001的位错密度非常高。氮化铝镓层中铝含量降低的相对直向梯度,导致晶格参数增加,从而在生长过程中在随后的层中施加压应力。此时,氮化铝层1001存在高位错密度问题,可通过第一氮化铝镓层1002和第二氮化铝镓层1003的设计来进行改善,提高缓冲层的质量。
请再参阅图37,第一氮化铝镓层1002和第二氮化铝镓层1003可利用半导体设备100或化学气相沉积法制备而成,其中为了调控翘曲和表面平整度,第一氮化铝镓层1002或第二氮化铝镓层1003的厚度可以为例如600-1200nm。其中第一氮化铝镓层(AlxGa1-xN。)1002的X 值大于第二氮化铝镓层(AlYGa1-YN。)1003中Y的值。
请再参阅图37,所述半导体外延结构还包括氮化镓层1004,氮化镓层1004设置于第二氮化铝镓层1003上,其中高阻值的氮化镓层1004可以提高器件的耐压性。为了获得高阻值的氮化镓材料,氮化镓层1004可以包括多层结构,其至少包括第一氮化镓层、第二氮化镓层以及第三氮化镓层。其中,第一氮化镓层可在高压高温环境下生长,例如生长温度1000-1050℃,反应室压力为400-500torr,生长速率为1-1.5um/h,生长厚度为300-500nm;第二氮化镓层可在中压低温环境下生长,例如生长温度900-1000℃,反应室压力为200-250torr,生长速率2.5-3.5um/h,生长厚度为1-4um;第三氮化镓层可在低压高温环境下生长,例如生长温度1000-1050℃,反应室压力为100-200torr,生长速率0.5-1um/h,生长厚度为300-500nm。
因此,在一些实施例中,通过第一氮化铝镓层1002和第二氮化铝镓层1003内铝含量的设置,提高所述半导体外延结构的质量。
请参阅图39,在一些实施例中,半导体外延结构可包括基板1100、第一氮化铝层1101、第一氮化镓层1102、第二氮化铝层1103和第二氮化镓层1104。其中,第一氮化铝层1101形成于基板1100上,第一氮化镓层1102形成于第一氮化铝层1101上,第二氮化铝层形1103 成于第一氮化镓层1102上,第二氮化镓层1104形成于第二氮化铝层1103上
请再参阅图39,形成氮化铝层1101及/或1103的方法包括:例如利用本公开的半导体设备100,在基板表面上形成氮化铝薄膜。
请再参阅图39,形成氮化镓层1102及/或1104的方法包括:通过化学气相沉积法或者金属有机物化学气相沉积法在氮化铝层上生长氮化镓。首先,在生长氮化镓设备的反应室中,向反应室通入例如氦气、氩气、氮气和氢气的一种或多种,然后将反应室的温度升高至预设温度,其中,预设温度为氮化镓层的生长温度,在此条件下生长预设厚度的第一氮化镓层1102 及/或第二氮化镓层1104。
请再参阅图39,通过使用多个间隔的氮化铝夹层,可以改进错位进而提高半导体外延结构的质量。在其他实施例中,可以根据氮化铝夹层的质量,进一步在第一氮化镓层1102或第二氮化镓层1104内部间隔设置多个氮化铝夹层,例如可以是第三氮化镓层和第四氮化镓层分别设置在第一氮化镓层1102和第二氮化镓层1104内部。
请参阅图40,在另一实施例中,第一氮化铝层1101与第一氮化镓层1102之间可以包括第一氮化铝镓层1105和第二氮化铝镓层1106。第一氮化铝镓层1105设置于第一氮化铝层 1101上,第二氮化铝镓层1106设置在第一氮化铝镓层1105上,第一氮化镓层1102设置在第二氮铝镓层1106上。其中,第一氮化铝镓层1105的铝含量高于第二氮化铝镓层1106的铝含量。在氮化铝镓层中,铝的含量降低的相对直向梯度,导致晶格参数增加。
请参阅图41,在不同实施例中,当利用本公开的半导体设备及半导体外延结构来形成发光二极管结构时。具体地,所述发光二极管结构可包括半导体外延结构,第一半导体层1107、发光层1108、第二半导体层1109、第一电极1111和第二电极1112,第一半导体层1107位于第二氮化镓层1104上,发光层1108位于第一半导体层1107上,第二半导体层1109位于发光层1108上,第二半导体层1109上还设置一透明导电层1110,在第二半导体层1109的一侧设置有一依次穿过透明导电层1110、第二半导体层1109和发光层1108至第一半导体层 1107的凹部,所述凹部与第一半导体层1107接触。第一电极1111形成于透明导电层1110上,第二电极1112形成于所述凹部内的第一半导体层1107上。
请再参阅图41,在一些实施例中,所述半导体外延结构可包括:基板1100、第一氮化铝层1101、第一氮化铝镓层1105、第二氮化铝镓层1106、第一氮化镓层1102、第二氮化铝层 1103和第二氮化镓层1104。第一氮化铝层1101形成于基板1100上,第一氮化铝镓层1105形成于第一氮化铝层1101上,第二氮化铝镓层1106形成于第一氮化铝镓层1105上,第一氮化镓层1102形成于第二氮化铝镓层1106上,第二氮化铝层1103形成于第一氮化镓层1102上,第二氮化镓层1104形成于第二氮化铝层1103上。
请再参阅图41,在不同实施例中,在所述半导体外延结构上可设置有第一半导体层1107、发光层1108和第二半导体层1109。第一半导体层1107可以是掺有第一杂质的N型半导体层,或者是掺有第二杂质的P型半导体层,相对应的第二半导体层1109可以是掺有第二杂质的P 型半导体层,或者是掺有第一杂质的N型半导体层。第一杂质例如为施主杂质,第二杂质例如为受主杂质,根据所使用的半导体材料,第一杂质和第二杂质可以为不同的元素,在本实施例中,第一半导体层1107可以为氮化镓半层,第一杂质可以为硅(Si)元素,第二杂质可以为镁(Mg)元素。在其他实施例中,第一半导体层1107和第二半导体层1109可以是氮化物化合物,例如第一半导体层1107为N型掺杂氮化镓,第二半导体层1109为P型掺杂氮化镓。在其他实施例中,第一半导体层1107和第二半导体层1109还可以是其他合适的透明材料形成。
请再参阅图41,在不同实施例中,发光层1108是本征半导体层或低掺杂半导体层,发光层1108掺杂浓度较相邻的同种掺杂类型的半导体层的更低,同时发光层1108可以是量子阱发光层。例如可以选用铟氮化镓(InGaN)。在不同实施例中,发光层可例如为发出不同光色波段的量子阱,发光层的材料可选铟氮化镓(InGaN)、硒化锌(ZnSe)、铟氮化镓/氮化镓(InGaN/GaN)、铟氮化镓/氮化镓(InGaN/GaN)、磷化镓(GaP)、铝磷化镓(AlGaP)、铝砷化镓(AlGaAs)、磷砷化镓(GaAsP)、磷化镓(GaP)等材料中的一种或多种。
请再参阅图41,所述发光二极管结构还包括一透明导电层1110,其设置在第二半导体 1109上,位于第一电极1111与第二半导体结构1109之间。透明导电层1110可以使第二半导体层1109与第一电极1111之间形成良好的欧姆接触,透明导电层1110的材制可以为铟锡氧化物(indium tin oxide,简称ITO)、铟锌氧化物(indium zinc oxide,简称IZO)、氧化锌(zinc oxide,简称ZnO)、铟锡锌氧化物(indium tin zinc oxide,简称ITZO)、铝锡氧化物(aluminum tin oxide,简称ATO)、铝锌氧化物(aluminum zinc oxide,简称AZO)或其他适当的透明导电材质。
请参再阅图41,所述发光二极管结构还包括一个凹部,该凹部是位于透明导电层1110、第二半导体层1109、发光层1108的一侧。透明导电层1110上设置有第一电极1111,在所述凹部内设置有第二电极1112,第一电极1111和第二电极1112的材料可以是不透明的导电材料,不透明的导电材料可以包括钛(Ti)、铂(Pt)、金(Au)、铬(Cr)等金属材料,不透明的导电材料还可以铝(Al)、银(Ag)等高反射材料,从而第一电极1111和第二电极1112为高反射电极,在发光层1108发光时,减少电极对光的吸收,提高发光亮度。在本实施例中,可以通过蒸镀和/或溅射技术,分别在透明导电层1110和第一半导体层1107上形成第一电极1111和第二电极1112。
请参阅图42,在另一实施例中,当利用本公开的半导体设备来制造半导体外延结构时,半导体外延结构可包括基板1200、氮化铝层1201、超晶格结构1202和氮化镓层1203,超晶格结构1202包括多个氮化铝夹层和多个氮化铝镓夹层。其中,氮化铝层1201形成于基板1200 上,超晶格结构1202形成于氮化铝层1201上,氮化镓层1203形成于超晶格结构1202上。
请再参阅图42,例如,可利用本公开的半导体设备100来形成氮化铝层1201。在氮化铝层1201上设置一超晶格结构1202,超晶格结构1202可由具有不同带隙的两种不同的半导体材料制成,所述两种不同的半导体材料相互交替生长形成周期性结构,在本实施例中,所述两种不同的半导体材料例如为氮化铝和氮化铝镓,超晶格结构1202包括多个氮化铝夹层和多个氮化铝镓夹层,氮化铝夹层和氮化铝镓夹层在氮化铝层上周期性生长。可以按照氮化铝夹层、氮化铝镓夹层、氮化铝夹层、氮化铝镓夹层周期性生长。在其他实施例中,所述两种不同的半导体材料可以例如是氮化铝和氮化镓,超晶格结构1202包括氮化铝夹层以及氮化镓夹层。
请再参阅图42,所述氮化铝夹层以及所述氮化铝镓夹层的厚度可为纳米级尺寸,生长周期为例如15-20个。所述氮化铝层的厚度为例如4-10nm,所述氮化铝镓层的厚度为例如 10-30nm。这种超晶格结构1202具有很好的垂直泄露和击穿特性,例如可适用于功率器件。
请再参阅图42,生成超晶格结构1202中的所述氮化铝夹层以及所述氮化铝镓夹层的方法包括:通过沉积工艺在氮化铝层上依次形成所述氮化铝夹层和所述氮化铝镓夹层,后重复对两个夹层相互交替沉积,在生长方向上形成周期性结构。在单个周期内生长所述氮化铝夹层,所述氮化铝夹层的生长厚度可以为例如4nm,所述氮化铝镓夹层的生长厚度为例如20nm。
请再参阅图42,在超晶格结构1202上可设置有一氮化镓层1203。生长氮化镓层1203的生长条件例如是:生长温度为例如950-1000℃,在本实施例中,生长温度为例如980℃。
请再参阅图42,III-V族氮化物材料(诸如GaN)可在合适的基板1200上作为单晶(外延)层生长,其中氮化镓层1203有不同于基板1200的热膨胀系数,因此,当加工之后冷却时,氮化镓层1203由于较厚的基板1200对它们所产生的约束而具有碎裂的倾向。氮化镓层1203的碎裂会限制了它们的最终应用。本实用新型中提供的氮化铝层1201以及超晶格结构1202能够调节热失配,防止在基板1200加热和后续冷却器件易发生晶圆变形以及氮化镓层1203碎裂。
请参阅图43,在不同实施例中,当利用本公开的半导体设备及外延结构来制造半导体器件时,半导体器件可包括例如上述半导体外延结构、其源极1204、漏极1205及栅极1206。源极1204与漏极1205位于氮化镓层1023上,且分别位于氮化镓层1203的两侧,栅极1206 位于源极1204与漏极1205之间,栅极1026可插入氮化镓层,且与超晶格结构1202具有一预设距离。
请再参阅图43,在一些实施例中,所述外延结构包括基板1200、氮化铝层1201、超晶格结构1202以及氮化镓层1203,氮化铝层1201位于基板1200上,超晶格结构1202设置在氮化铝层1201上,氮化镓层1203设置在超晶格结构1202上。其中,所述外延结构中超晶格结构1202中的铝含量可较低于氮化铝层1201中的铝含量,如此,这种外延结构具有很好的垂直泄露和击穿特性,其所形成的半导体器件(例如半导体功率器件)也具有很好的垂直泄露和击穿特性。
请参阅图44,在不同实施例中,当利用本公开的半导体设备来制造半导体外延结构时,所述半导体外延结构包可第一氮化镓层1207以及第二氮化镓层1208。其中,第二氮化镓层 1208形成于第一氮化镓层1207上,第一氮化镓层1207的晶格结构(例如为多晶结构或单晶结构)可不同于第二氮化镓层1208的晶格结构(例如为非晶结构)。
请参阅图44,所述半导体外延结构的生长方法包括:在基板1200上形成氮化铝层1201,其中,基板1200可以为硅(Si)基材料,例如硅(Si)或碳化硅(SiC)。形成氮化铝层1201的方法包括:例如利用本公开的半导体设备100,在基板1200表面形成一层氮化铝薄膜,基板1200 的温度控制在例如为600~1200℃,通过控制溅射速率、基底温度、溅射厚度等参数控制保证基板1200表面铺满氮化铝材料,获得一定厚度的氮化铝层1201。在形成氮化铝层1201后,对氮化铝层1201进行高温退火处理以提高氮化铝层1201的质量。
请参阅图44,所述半导体外延结构的第一氮化镓层1207与第二氮化镓层1208可分别使用不同的制程方法或不同制程设备来形成。例如,当形成第一氮化镓层1207时,可利用本公开的半导体设备,并通过物理气相沉积法在氮化铝层1201上形成第一氮化铝层1201。例如,当形成第二氮化镓层1208时,可利用金属有机化合物化学气相沉淀的方法,在第一氮化镓层 1207上第二氮化镓层1208。
请参阅图45,在一些实施例中,可将第一氮化镓层1207与第二氮化镓层1208从基板1200 上剥离,而得到氮化镓外延结构。具体地,可以通过蚀刻或研磨生长基板1200与氮化铝层 1201,将所述外延结构(1207、1208)与基板1200分离。其中,获得的所述氮化镓外延结构包括第一氮化镓层1207和氮化镓层1208。在不同实施例中,上述氮化镓外延结构可应用于垂直导通型的半导体器件。例如,可形成电极及其他半导体层(未显示)于第一氮化镓层1207和氮化镓层1208的上、下两侧,因而形成垂直导通型的半导体器件。
请参阅图46,当利用本公开的半导体设备及外延结构来制造发光二极管结构时,发光二极管结构至少包括:含碳基板1300、低温氮化铝层1301、高温氮化镓缓冲层1302、第一半导体层1303、发光层1304、第二半导体层1305、N型电极1306和P型电极1307。其中,低温氮化铝层1301形成于含碳基板1300上,高温氮化镓缓冲层1302形成于低温氮化铝层1301上,第一半导体层1303行成于高温氮化镓缓冲层1302上,发光层1304形成于第一半导体层1303上,第二半导体层1305形成于发光层1304上,在第二半导体层的一侧开设有一穿过第二半导体层1305、发光层1304至第一半导体层1303的凹部,所述凹部与第一半导体层1303接触,N型电极1306形成于所述凹部内的第一半导体层1303上,P型电极形成于第二半导体层1305上。
请参阅图46,在一些实施例中,可利用具有一含碳层的硅基(silicon-based)基板作为发光二极管结构的基板,以改善发光二极管结构装置的品质、性能和可靠度。其中,含碳基板1300 中的含碳层可以避免或降低基板的硅原子和发光二极管结构的金属原子混合(inter-mixing),因而改善第三族氮化物晶体的品质。品质改善的上述第三族氮化物晶体可以改善发光二极管结构装置的性能和可靠度。含碳层沿着含碳基板1300的表面设置且延伸进入基板的深度约小于20μm。在不同实施例中,除了碳原子,可选择性将例如硅、锗或类似原子的其他原子导入基板内。
具体地,在含碳基板1300上生长外延结构之前,可对含碳基板1300进行清洗以去除含碳基板1300表面的天然氧化物。所述清洗过程包括:首先,在例如为1100℃下,在氢气环境下对含碳基板1300进行一定时间的原位热清洗,例如为10~20分钟,清洗液可以为H2SO4:H2O2(3:1)溶液,可去除微粒和有机污染物;再用2%氢氟酸(HF)清洗以及去离子水清洗以移除金属污染物;最后可在N2条件下烘干。
请参阅图46,发光二极管低温氮化铝层1301厚度例如为5~30nm。
请参阅图46,在低温氮化铝层1301上可形成高温氮化镓缓冲层1302,高温氮化镓缓冲层1302包括第一高温氮化镓缓冲层1302a和第二高温氮化镓缓冲层1302b。其过程例如包括两个阶段:
第一阶段:将温度提高到一预设温度,例如为1050~1100℃,在低V/III比下采用低温化学气相沉积法例如等离子增强化学气相沉积法(PECVD),生长一定厚度的非故意掺杂氮化镓层,为第一高温氮化镓缓冲层1302a,第一高温氮化镓缓冲层1302a厚度例如为200~400nm;
第二阶段:在第一阶段的温度下,例如为1050~1100℃,在高V/III比下采用低温化学气相沉积法例如等离子增强化学气相沉积法(PECVD),生长一定厚度的非故意掺杂氮化镓层,为第二高温氮化镓缓冲层1302b,第二高温氮化镓缓冲层1302b的厚度例如为0.1~0.5mm。
请参阅图46,在高温氮化镓缓冲层1302上可形成第一半导体层1303,第一半导体层1303 为硅掺杂N型氮化镓层,其中所述硅掺杂的材料例如可以使用硅烷(SiH4)。第一半导体层 1303形成过程包括:在与形成高温氮化镓缓冲层1302的相同温度,在高V/III比下采用低温化学气相沉积法,例如等离子增强化学气相沉积法(PECVD),生长一定厚度的硅掺杂N型氮化镓层为第一半导体层1303。在本实施例中,第一半导体层1303的厚度可以为例如2mm,同时在高V/III比下能够获得平坦光滑的第一半导体层1303。
请参阅图46,在第一半导体层1303上可形成发光层1304,在不同实施例中,发光层1304 为周期性阱层与势垒层,发光层1304按照阱层、势垒层周期性生长。阱层的材料例如为 In0.15Ga0.85N,势垒层的材料例如为In0.02Ga0.98N。发光层1304的形成过程可例如包括:单个生长周期内先生长阱层,生长温度为例如700~800℃,阱层的厚度可以是例如3~5nm,然后提高生长温度至800~900℃,在此条件下生长势垒层,势垒层的厚度可以是例如9~15nm。在本实施例中,生长周期例如为五个。通过生长周期性的阱层与势垒层获得发光层1304,在生长发光层1304的过程中,为了提高铟的掺入率,采用氮气作为载气。
请再参阅图46,在发光层1304上可形成第二半导体层1305,第二半导体层1305为P掺杂的P型氮化镓层。在一些实施例中,所述P掺杂材料具体可以是双环戊二烯基镁(CP2Mg)。第二半导体层1305的形成过程例如包括:在生长完发光层1304后,将衬底温度提高到例如 1000℃,在发光层1304上沉积一定厚度的掺镁P型氮化镓层。在不同实施例中,第二半导体层1305的厚度可以为例如200~400nm。
请再参阅图46,在一些实施例中,所述发光二极管结构还包括N型电极1306和P型电极1307。在制作N型电极1306以及P型电极1307之前还可激活掺镁P型氮化镓层,即第二半导体层1305。所述激活过程例如包括:在氮气环境下,将所制备的所述发光二极管结构在例如730℃下退火一定时长,例如为30min,以激活第二半导体层1305,同时在一定的激光波长下,例如为600~700nm的激光波长下,通过反射测量对生长进行原位监测。
请再参阅图46,在一些实施例中,所述发光二极管结构还包括N型电极1306以及P型电极1307,N型电极1306形成于所述硅掺杂N型氮化镓层上,即形成于第一半导体层1303上。P型电极1307形成于所述P型氮化镓层上,即形成于第二半导体层1305上。其中N型电极1306和P型电极1307的形成过程例如包括:退火后,采用电感耦合等离子体刻蚀对上述结构表面进行部分刻蚀,直至暴露第一半导体层1303并继续刻蚀部分第一半导体层1303 形成凹部,在所述凹部上沉积Ni/Au触点随后蒸发,形成N型电极1306。在暴露的第二半导体层1305上沉积Ti/Al/Ni/Au触头作为P型电极1307。
然不限于此,在一些实施例中,可移除基板1300、低温氮化铝层1301、高温氮化镓缓冲层1302,以暴露第一半导体层1303,而不需刻蚀部分第一半导体层1303形成凹部。接着,形成N型电极1306于第一半导体层1303上,因而形成了垂直导通型的发光二极管结构。
请参阅图46,通过本公开提供的一种发光二极管结构,可通过低温氮化铝层1301及高温氮化镓缓冲层1302,能够获得较无裂纹,表面形貌光滑的高质量发光二极管结构。
请参阅图47至图51,在一些实施例中,当应用本公开的半导体外延结构来制造微型发光二极管(Micro-LED)时,所述微发光二极管结构的制造方法可包括以下步骤:提供一生长基板500;形成一缓冲层501于生长基板上,形成第一半导体层502于缓冲层501上,形成发光层503于第一半导体层上,形成第二半导体层504与发光层503上;将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505。生长基板500可以是各种适当的生长基板。
请参阅图47,在不同实施例中,当在基板500上形成缓冲层501时,例如可以利用本公开的半导体设备100,并通过物理气相沉积(PVD)工艺可在生长基板500上形成高质量的缓冲层501,缓冲层501的材料可以为氮化铝(AlN)或氮化镓(GaN)等形成的低温成核层。缓冲层501可用于减轻生长基板与第一半导体层之间的晶格不匹配,以降低晶格失配引起的晶格缺陷,降低错位密度,并提高微发光二极管的质量。
请再参阅图47,在缓冲层501上可形成第一半导体层502和在发光层503上形成第二半导体层504的过程中,第一半导体层502可以是掺有第一杂质的N型半导体层,或者是掺有第二杂质的P型半导体层,相对应的第二半导体层504可以是掺有第二杂质的P型半导体层,或者是掺有第一杂质的N型半导体层。在第一半导体层502上可形成发光层503,发光层503 可以例如是本征半导体层或低掺杂半导体层(其掺杂浓度较相邻的同种掺杂类型的半导体层的更低),或者可以为由量子阱形成的发光层。在不同实施例中,发光层503例如是量子阱发光层。例如可以选用铟氮化镓(InGaN)。在一些实施例中,发光层503可以发出蓝光波段,蓝光波段发光层的材料可选铟氮化镓(InGaN)、硒化锌(ZnSe)、铟氮化镓/氮化镓(InGaN/GaN)等材料中的一种或多种。然不限于此,在不同实施例中,发光层503也可以为为发出绿光或红光波段的发光层材料。
请参阅图48至51,在将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505的过程中。例如可通过蚀刻、激光划槽或其他方法将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构,每一所述发光二极管包括部分的第一半导体层502、发光层503和第二半导体层504。
请参阅图48至51,在一实施例中,当分成多个发光二极管结构505时,具体地,在形成第二半导体层504后的结构上开设凹部或凹槽,用以将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构。之后,可在分离后的第一半导体层502上形成第一电极505,在分离后的第二半导体层504上形成第二电极506。之后,在分离后的第二半导体层502上形成一钝化层507。之后,可移除(例如蚀刻)生长基板500和缓冲层501,以形成多个分离的发光二极管结构(例如是微型发光二极管结构或微型发光二极管芯片)。
请参阅图48,当分成多个发光二极管结构时,具体地,在第二半导体504上形成凹部,所述凹部可包括第一凹部与第二凹部,第一凹部是从第二半导体层504形成至生长基板500,所述第二凹部从第二半导体层504延伸至第一半导体层502,所述第一凹部和所述第二凹部可以通过蚀刻或激光划槽形成。在第二半导体504上形成凹部时,具体地,在第二半导体层 504上形成一层光刻胶,采用光刻工艺溶解光刻胶,得到设定图形的光刻胶图形,在光刻胶的保护下,本实施例采用例如感应耦合等离子体蚀刻工艺在第二半导体层504上开设从第二半导体层504至生长基板500的所述第一凹部,其中所述第一凹部穿过第二半导体层504、发光层503、第一半导体层502、缓冲层501到达生长基板500。再进行第二次蚀刻,通过同样的方法在所述第一凹部的一侧蚀刻出第一凹部,所述第一凹部穿过第二半导体层504和发光层503,与第一半导体层502接触,其中所述第一凹部与第二凹部连接形成台阶状。
请参阅图49,当在第一半导体层502上形成第一电极505,且在第二半导体层504上形成第二电极506时,具体地,可通过蒸镀和/或溅射技术在每个暴露的第一半导体层502上形成第一电极505,在第二半导体层上504形成第二电极506,第一电极505可位于所述第二凹部内。其中,第一电极505和第二电极506的材料可以是不透明的导电材料,不透明的导电材料可以包括钛(Ti)、铂(Pt)、金(Au)、铬(Cr)等金属材料,不透明的导电材料还可以铝(Al)、银(Ag)等高反射材料,从而第一电极505和第二电极506为高反射电极,在发光层503进行发光时,减少电极对光的吸收,提高发光亮度。在其他实施例中,也可以通过保护气流在第一半导体层502和第二半导体层504上回流焊形成锡球。
请参阅图50,当在第二半导体层502上形成一钝化层507时,具体地,首先在第二半导体层504表面形成一层钝化层507,然后在钝化层507上可形成一图案化光阻层,根据图案化光阻层对钝化层进行刻蚀,形成图案化的钝化层507,然后去除图案化光阻层并清洗干净。在本实施例中,钝化层507还位于第一电极505及第二电极506的附近。在本实施例中,钝化层507的材料例如包括氧化硅或者氧化铝,对所述微发光二极管结构进行保护,避免反向漏电等问题,提高二极体结构的可靠性,钝化层507的材料可以选用为氧化硅,便于腐蚀开孔,在一些实施例中,可通过缓冲氧化硅刻蚀液或干法刻蚀钝化层507。
请参阅图51,当移除生长基板500和缓冲层501时,具体地,可运用例如蚀刻技术蚀刻生长基板500和缓冲层501,以得到多个微发光二极管结构,所述蚀刻技术包括干法蚀刻和湿法蚀刻,在湿法蚀刻中需要用到蚀刻剂,所述蚀刻剂例如可以是硝酸、氢氟酸、过氧化物、碱、乙二胺邻苯二酚、胺没食子酸盐(aminegallate)、TMAH、肼等。
然不限于此,在一些实施例中,可移除生长基板500和缓冲层501之后,再形成第一电极505于第一半导体层502暴露出的底面上,因而形成了垂直导通型的发光二极管结构。
请参阅图47至图51,通过本实施例提供的一种微型发光二极管结构及其制造方法,可以同时获得多个微型发光二极管结构,提高获得所述微型发光二极管的制造效率。
请参阅图52至图58,在另一实施例中,当将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505时,具体地,蚀刻生长基板500和缓冲层501,形成多个第一通道;使用导体材料对第一通道进行填充;蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503,形成多个第二通道;使用导体材料对第二通道进行填充;在第一通道的导体材料上形成第一锡球508、在第二通道的导体材料上形成第二锡球509;在第二半导体层504上形成钝化层;在第二半导体层504上开设凹部,将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构,所述凹部穿过钝化层507、第二半导体层504、发光层503、第一半导体层502、缓冲层501和生长基板500,将整体结构区分为多个微发光二极管结构。
请再参阅图53,当使用导体材料对第一通道进行填充时,具体地,可将导体材料填充入第一通道中,例如可以利用真空下的气相沉积法、膜、糊料、液体涂覆、流延或它们的组合。例如,穿过第一通道在第一半导体层502上沉积反射金属层,随后使用导体材料来填充通道并形成接触。如上所述,导体材料可包含导电金属和金属氧化物,例如Al、Au、Cu、Ag、Pt等。
请再参阅图54,当蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503,以形成多个第二通道时,具体地,通过蚀刻技术蚀刻生长基板500、缓冲层501、第一半导体层502、导电层503,所述蚀刻技术包括干法蚀刻和湿法蚀刻。所述第二通道可以是任意所需的形状,所述第一通道穿过生长基板500、缓冲层501、第一半导体层502、导电层503到达第二半导体层504。
请再参阅图55,当使用半导体材料对第二通道进行填充时,具体地,将导体材料填充入第二通道中,可以包括任选地处于真空下的气相沉积法、膜、糊料、液体涂覆、流延或它们的组合。例如,穿过第二通道在第二半导体层504上沉积反射金属层,随后使用导体材料来填充通道并形成接触。
请再参阅图56,当在第一通道的导体材料上形成第一锡球508、且在第二通道的导体材料上形成第二锡球509时,具体地,通过保护气流在与第一通道的导体材料上回流焊形成第一锡球508,在与第二通道的导体材料上形成第二锡球509,且第一锡球508和第二锡球509 可以在同一水平面设置。然不于此,除了锡球,也可在电极上形成其他电性连接件,例如引脚。
请再参阅图57,当在第二半导体层504上形成钝化层时,钝化层507的材料例如可以包括氧化硅或者氧化铝,可对二极体结构进行保护,避免反向漏电等问题,提高二极体结构的可靠性。钝化层的材料可选用氧化硅,便于腐蚀开孔,可通过缓冲氧化硅刻蚀液或干法刻蚀钝化层。在一些实施例中,如图57所示,可通过钝化层507、封装体或封装胶,将多个微型发光二极管结构整合成微发光二极管芯片。其中,微发光二极管芯片的多个微发光二极管结构可具有相同光色(例如蓝光)或不同光色。
请再请参阅图57至图58,当在第二半导体层504上开设凹部,将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构时,具体地,在第二半导体上开设一个凹部,所述凹部贯穿钝化层507、第二半导体层504、发光层503、第一半导体层502、缓冲层501和生长基板500,开设工艺可以采用蚀刻或激光划槽。其中,所述凹部穿过第二半导体层504、发光层503、第一半导体层502、达缓冲层501和生长基板500,获得多个微发光二极管结构。
请参阅图59至图68,在又一实施例中,当将第一半导体层502、发光层503及第二半导体层504区分成多个发光二极管结构505时,具体地,在第二半导体层504上生长第二电极506;在第二电极506的一侧蚀刻出第一凹部510,第一凹部510穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501;在第一凹部510内填充绝缘层511,绝缘层511填充满第一凹部510及部分第二半导体层504,且绝缘层511与第二电极506侧面连接;在靠近第一凹部510的一侧形成第二凹部512,第二凹部512穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501;在第二凹部512填充导电材料,所述导电材料充满第二凹部512及部分绝缘层511,与第二电极506相对于发光层503的一侧连接,形成第二电极延长结构513;在第二半导体层504上生长一钝化层507;蚀刻生长基板500及缓冲层501;在第一半导体层502上形成第一电极505;在第一电极505上形成第一锡球508,在第二电极延长结构上形成第二锡球507;将整体结构区分为多个微型发光二极管结构。
请参阅图59,当在第二半导体层504上生长第二电极506时,具体地,可通过蒸镀和/ 或溅射技术在第二半导体层504上形成多个第二电极506,相邻的第二电极506之间具有一定的预设距离。
请参阅图60,当在第二电极506的一侧蚀刻出第一凹部510时,具体地,可在第二半导体层504上形成设定图形的光刻胶图形,在光刻胶的保护下,采用例如干蚀刻或湿蚀刻工艺在第二半导体层504上开设第一凹部510,第一凹部510穿过第一凹部510穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501。
请参阅图61,当在第一凹部510内填充绝缘层511时,具体地,使用绝缘材料对第一凹部510进行填充,该绝缘材料与第二电极506的侧面连接,形成绝缘层511。所述绝缘材料例如包括SiOx、SiNx和SiON、或其他无机绝缘材料。
请参阅图62,当在靠近第一凹部510的一侧形成第二凹部512时,具体地,在第二半导体层504上形成设定图形的光刻胶图形,在光刻胶的保护下,采用例如干蚀刻或湿蚀刻工艺在第二半导体层504上开设第二凹部512,第二凹部512穿过第二半导体层504、发光层503、第一半导体层502以及部分缓冲层501,第二凹部512的深度与第一凹部510可以相同或不同。
请参阅图63,当在第二凹部512填充导电材料,形成第二电极延长结构513时,具体地,使用导电材料对第二凹部512进行填充,该导电材料填充满第二凹部512,且覆盖绝缘层511,并于第二电极506相对于第二半导体504的一侧连接,形成第二电极延长结构513。所述导电材料例如可以是导电金属或者合金。
请参阅图64,当在第二半导体层504上生长一钝化层507时,具体地,在第二半导体层 504上形成一钝化层507,钝化层507可覆盖第二电极延长结构513以及第二半导体层504。其中,钝化层507例如可以是氧化硅等材料。然不限于此,在一些实施例中,钝化层507可作为保护层或封装体,而形成在第二半导体层504及第二电极506上。
请参阅图65,当移除(例如蚀刻)生长基板500及缓冲层501时,具体地,运用例如蚀刻技术蚀刻生长基板500和缓冲层501,所述蚀刻技术包括干法蚀刻和湿法蚀刻。通过蚀刻生长基板500和缓冲层501,暴露出第一半导体层502以及部分绝缘层511以及第二电极延长结构513。
请参阅图66,当在第一半导体层502上形成第一电极505时,具体地,通过蒸镀和/或溅射技术在第一半导体层502上形成多个第一电极505,第一电极505的长度例如等于绝缘层 511延伸至缓冲层501的厚度。
请参阅图67,当在第一电极505上形成第一锡球508,且在第二电极延长结构513上形成第二锡球507时,具体地,可通过保护气流在第一电极505上回流焊形成第一锡球508,在与第二电极延长结构513上形成第二锡球509,且第一锡球508和第二锡球509可以在同一水平面设置。然不于此,除了锡球,也可在电极上形成其他电性连接件,例如引脚。
请参阅图68,将整体结构区分(分离)为多个微型发光二极管结构时,具体地,可开设一凹部,所述凹部穿过第一半导体层502、发光层503以及第二半导体层505到达钝化层507,因而获得多个微型发光二极管结构。在一些实施例中,如图68所示,可通过钝化层507、封装体或封装胶,将多个微型发光二极管结构整合成微发光二极管芯片。其中,微发光二极管芯片的多个微发光二极管结构可具有相同光色(例如蓝光)或不同光色。
请参阅图69至图76,在一些实施例中,当应用本公开的半导体设备及微发光二极管芯片来制造微发光二极管面板,所述微发光二极管芯片面板可包括:电路基板700,衬底层701、多个微发光二极管芯片703,多个电性连接件702以及平坦化层704、光阻隔层705、红色波长转换层706、绿色波长转换层707、透明光阻707a、保护层708和保护基板709。衬底层701设置在电路基板700上,多个微发光二极管芯片703设置在衬底层701上,多个电性连接件702设置在衬底层701以及多个微发光二极管芯片703之间,平坦化层704设置在多个微发光二极管芯片703上,光阻隔层705、红色波长转换层706、绿色波长转换层707设置在平坦化层704上,保护层708设置在光阻隔层705、红色波长转换层706、绿色波长转换层 707上及其间隙处,保护基板709设置在保护层708上。
请参阅图69,电路基板700可以是例如TFT驱动电路基板。在电路基板700上可设置一衬底层701,衬底层701可以是聚酰亚胺(PI)材料形成的衬底层,聚酰亚胺(PI)材料的耐热性保证了在制程高温(>400℃)中显示面板不受破坏,聚酰亚胺(PI)材料的低热膨胀系数特性保证了高解析度(>300ppi)以及在面板制程所需的制程对位精度。最后利用聚酰亚胺(PI) 材料对紫外光的强吸收特性,使用紫外波段激光透过玻璃辐照聚酰亚胺(PI)材料可以使之剥离。
请参阅图70至图71,电路基板700靠近衬底层的一侧表面还设置驱动电路,所述驱动电路部分设置在电路基板700上,部分设置在衬底层701上。通过所述驱动电路的作用为点亮与之电性连接的微发光二极管芯片703,其中多个微发光二极管芯片703可具有相同或不同光色,例如是多个发出蓝光、红光或绿光的微发光二极管结构。通过驱动电路控制每个微发光二极管芯片703的开关。在不改变电流大小的情况下,通过控制微发光二极管芯片703 的点亮数量可以改变微发光二极管面板的亮度。
请参阅图71,多个微发光二极管芯片703可在电路基板700上呈阵列设置,每个微发光二极管芯片703之间等距离间隔,相邻微发光二极管芯片703的间距小于微发光二极管芯片 703的长度或宽度,使微发光二极管芯片构成的显示装置具有较高的解析度。微发光二极管芯片703的宽度例如是小于等于10微米,则相邻微发光二极管芯片703小于等于10微米。在其他实施例中,微发光二极管芯片703的宽度例如是小于等于5微米,则相邻微发光二极管芯片703小于等于5微米。
请参阅图70至图72,在衬底层701和多个微发光二极管芯片703之间还包括多个电性连接件702,通过多个电性连接件702,将衬底层701上的驱动电路与微发光二极管芯片703 连接。所述驱动电路在衬底层701远离电路基板700的一侧设置有电性连接点,微发光二极管芯片703靠近衬底层701的一侧具有电极,电性连接件702可以将所述电性连接点与所述电极连接。电性连接件702可以是金属连接件,例如为铟/锡连接件。
请参阅图72,在多个微发光二极管芯片703之间以及其上方设置平坦化层704,平坦化层704可以包括聚合物类材料,所述聚合物类材料可以是透明的,例如可以包括硅基树脂、丙烯酸类树脂、环氧类树脂、PI、聚乙烯等。通过曝光和显影工艺在微发光二极管芯片703 之间以及其上部形成平坦化层704。
请参阅图72,在另一些实施例中,平坦化层704还包括第一绝缘层和第二绝缘层(未显示),其中,第一绝缘层设置在平坦化层704靠近多个微发光二极管芯片703的一侧,第二绝缘层设置在远离多个微发光二极管芯片703的一侧。在形成平坦化层的一些工艺中,例如清洗工艺,外部杂质(例如,湿气)可能会损坏微发光二极管芯片703。通过在平坦化层下方设置第一绝缘层,在平坦化层704上方设置第二绝缘层,可以防止在形成平坦化层704期间和之后防止湿气渗透或使湿气渗透最小化。第一绝缘层和第二绝缘层包括SiOx、SiNx和SiON等无机绝缘材料。第一绝缘层和第二绝缘层可以包括彼此相同的材料或彼此不同的材料。第二绝缘层可以具有大于第一绝缘层的厚度。在不同实施例中,第二绝缘层的厚度可以等于或小于第一绝缘层的厚度。
请再参阅图72,一个微发光二极管芯片703中包括多个微发光微二极管,在形成微发光二极管面板的过程中,可以降低巨量转移的次数,减少误差损失,提高生产制造中的良率。
请参阅图73,在平坦化层704上设置光阻隔层705,其中,光阻隔层705包括多个光阻隔层块,发光二极管芯片703位于相邻光阻隔层块的空隙处,微发光二极管芯片703发出的光穿过所述空隙。在本实施例中,光阻隔层705的形成方法包括:在平坦化层704上形成光阻隔层材质层;采用一次构图工艺对光阻隔层材质层进行处理得到光阻隔层图案,即多个光阻隔层块,其中,所述光阻隔层块位于微发光二极管芯片703之间;采用涂覆、磁控溅射或等离子增强化学气相沉淀法等方法,在光阻隔层材质层上形成光刻胶层;对光刻胶层进行曝光和显影得到光刻胶图案;通过光刻胶图案对光阻隔层材质层进行蚀刻,并剥离光刻胶图案,得到图案化的光阻隔层705,即多个光阻隔层块构成的光阻隔层。
在一些施例中,在形成光阻隔层705后,可以采用等离子氟化工艺对光阻隔层705的表面进行氟化处理。采用等离子氟化工艺对光阻隔层705的表面进行氟化处理,从而降低所得光阻隔层705的表面张力。
请参阅图74,当微发光二极管芯片703中的微发光二极管是发出蓝光时,所述微发光二极管面板还包括红色波长转换层706、绿色波长转换层707和透明光阻707a,用以将微发光二极管的发光转换成红光或绿光,因而可形成全彩色。红色波长转换层706和绿色波长转换层707分别设置在光阻隔层705之间,且可包覆光阻隔层705边缘处,可防止光学漏光。在其他实施例中,还包括蓝色波长转换层,可设置在光阻隔层705空隙处,且包覆光阻隔层705 边缘处。
请参阅图74,形成红色波长转换层706的步骤可包括:在具有光阻隔层705的平坦化层 704上形成红色色阻膜;在形成有红色色阻膜的绝缘层上涂覆光刻胶,形成光刻胶层;从光刻胶层远离绝缘层的一侧采用掩膜版对光刻胶层进行曝光;对曝光后的光刻胶层进行显影;刻蚀并剥离光刻胶层得到图案化的红色波长转换层706。
在一些施例中,形成红色色阻膜的过程可以包括:用刮胶板将红色色阻材料均匀刮满整个绝缘层;旋涂,将涂有红色色阻材料的绝缘层采用真空吸附的方式设置在旋涂机上,中央滴液并控制旋涂机高速旋转,在绝缘层上形成一定厚度的红色色阻膜;预烘,使红色色阻膜中的溶剂挥发,增强红色色阻膜与绝缘层的黏性。
请参阅图74,重复上述获得红色波长转换层706的方法得到图案化的绿色波长转换层707。红色波长转换层706和绿色波长转换层707间隔设置,通过红色波长转换层706、绿色波长转换层707和光阻隔层705还可防止光的反射。
请参阅图75,在形成所述微发光二极管芯片的过程中,还包括在光阻隔层705、红色波长转换层706、绿色波长转换层707和透明光阻707a上设置保护层708,保护层708位于光阻隔层705、红色波长转换层706、绿色波长转换层707和透明光阻707a的上方。保护层708的材料可以为透明的树脂材料,在本实施例中,所述保护层708的材料可以为丙酸酯聚合物。
请参阅图76,发光二极管在形成一种微发光二极管面板的过程中,还包括在保护层708 上设置一保护基板709,保护基板709与保护层708键合形成密闭空腔。
请参阅图77至83,本公开还提供另一微发光二极管面板及其形成过程。在本实施例中,电路基板800靠近衬底层的一侧表面还设置驱动电路,所述驱动电路部分设置在电路基板800 上,部分设置在衬底层801上。通过所述驱动电路的作用可以点亮与之电性连接的微发光二极管芯片803。在不改变电流大小的情况下,通过控制微发光二极管芯片803的点亮数量可以改变微发光二极管面板的亮度。
请参阅图77,在衬底层801和多个微发光二极管芯片803之间还包括多个电性连接件 802,通过多个电性连接件802,将衬底层801上的驱动电路与微发光二极管芯片703连接。所述驱动电路在衬底层801远离电路基板800的一侧设置有电性连接点,微发光二极管芯片 803靠近衬底层801的一侧具有电极,电性连接件802可以将所述电性连接点与所述电极连接。电性连接件802可以是金属连接件,例如为铟/锡连接件或锡球。
请参阅图78,在多个微发光二极管芯片803之间以及其上方设置平坦化层804,通过曝光和显影工艺在微发光二极管芯片803之间以及其上部形成平坦化层804。
请参阅图78,在一些实施例中,平坦化层804可以包括光学层,光学层可以改善从微发光二极管结构发射的光的发光效率或是见减小色差,将发散的光线收拢以较小的发散角度射出。光学层可以包括具有凹透镜或凸透镜形状的层并且可以包括具有不同折射率的多个层。
请参阅图79,提供一透光基板809,在透光基板809上设置光阻隔层805,其中,光阻隔层805包括多个光阻隔层块。
请参阅图80,当微发光二极管芯片803中的微发光二极管是发出蓝光时,一种微发光二极管面板还包括红色波长转换层806、绿色波长转换层807和透明光阻807a,红色波长转换层806、绿色波长转换层807、透明光阻807a分别设置在光阻隔层805空隙处,且包覆光阻隔层805边缘处,可以防止光学漏光,且红色波长转换层806、绿色波长转换层807间隔设置。通过红色波长转换层806、绿色波长转换层807和光阻隔层805可以防止光的反射。
请参阅图81,在形成一种微发光二极管芯片的过程中,还包括形成一保护层808,保护层808位于光阻隔层805、红色波长转换层806、绿色波长转换层807和透明光阻807a的上方。保护层808的材料可以为透明的树脂材料,在本实施例中,保护层808的材料可以为丙酸酯聚合物,可以通过使用溅射或者蒸镀的方式沉积保护层808。
请参阅图82,在形成一种微发光二极管芯片的过程中,还包括在保护层808上形成一透明导电层809,透明导电层809的材质可以为但不仅限于为铟锡氧化物、铟锌氧化物等,可以通过使用溅射或者蒸镀的方式沉积透明导电层809。
请参阅图83,将透光基板808以及其上包括的结构,包括光阻隔层805、红色波长转换层806、绿色波长转换层805、保护层808和透明导电层809与电路基板800以及上的微发光二极管结构801以及偏向层802键合,形成为所述微发光二极管芯片。
请参阅图84,当利用本公开的半导体设备及微型二极体芯片制备微发光二极管面板,所述微发光二极管面板可包括电路基板、多个微发光二极管芯片903以及波长转换层906。所述电路基板可以为膜晶体管阵列基板,薄膜晶体管阵列基板具有多个薄膜晶体管(Thin Film Transistor,TFT)。所述电路基板包括基底900与电路层901,电路层901一般设置在基底 900上部。基底900可以为玻璃基板、蓝宝石基板等,基底900具有固定性且表面平整。电路层901包括驱动电路以及多个开关元件。基板900包括显示区域与非显示区域,非显区域上包括驱动电路,显示区域上包括多个微发光二极管芯片903。
请再参阅图84,在电路基板上设置多个微发光二极管芯片903,微发光二极管芯片903 与电路基板上的电路层901电性连接,电路基板上的驱动电路可以驱动多个微发光二极管芯片903发光。多个微发光二极管芯片903设置在电路基板上可构成一个像素结构,电路基板上包括多个像素结构,多个像素结构在电路基板的显示区域以阵列方式排列。
请参阅图84,电路层901上还设置多个接合触头902,多个微发光二极管芯片903具体设置在多个接合触头902上,具体来说,微发光二极管芯片903上设置有电极,多个所述电极电性连接于多个接合触头902。通过接合触头902多个发光二极管芯片与电路基板电性连接。电路基板上的驱动电路可以点亮与之连接的微发光二极管芯片903。在本实施例中,接合触头902可以是金属接合触头902,例如为铟/锡接合触头902。在其他实施例中,接合触头902可以包括苯并环丁烯(BCB)。
请参阅图84,微光二极体芯片903内部包括多个微发光二极管结构903a,多个微发光二极管结构903a以阵列形式设置在微发光二极管芯片903内。相邻的微发光二极管结构903a 之间的距离小于微发光二极管结构903a的宽度,微发光二极管结构903a的宽度例如是5微米,则相邻的微发光二极管结构903a之间的距离小于5微米。
请参阅图84,在微发光二极管芯片903上方设置光阻隔层905,光阻隔层905位于相邻微发光二极管结构903a的间隙处。光阻隔层905在电路基板上的正投影与微发光二极管结构 903a在电路基板上的正投影不重叠。光阻隔层905具有反射性、散射性或吸光的特性,在相邻的微发光二极管结构903a之间设置光阻隔层905可以避免微发光二极管结构903a发出的光互相干扰,并减少漏光的问题。
请参阅图84,在微发光二极管芯片903上方设置波长转换层,多个波长转换层906设置于多个微发光二极管结构903a的正上方,且位于电路基板相对于微发光二极管芯片903的另一侧。波长转换层位于相邻的光阻隔层905之间,且波长转换层的正投影重叠于微发光二极管结构903a在电路基板上的正投影。在一些实施例中,波长转换层906包覆部分光阻隔层 905,可减少漏光。
请参阅图84,至少形成一波长转换层906于多个微发光二极管芯片903上,用于制作波长转换层906的材料包括磷光体和量子点等。波长转换层906例如可以包括第一波长转换层 906a、第二波长转换层906b、第三波长转换层906c。微发光二极管结构903a例如都是发出蓝光的微发光二极管结构903a,第一波长转换层906a例如可以是红光波长转换层906,第二波长转换层906b可以是绿光波长转换层、第三波长转换层906c可以是由散射材料、波长转换结构组成的波长转换层906,但是不改变微发光二极管结构903a的出光。通过第一波长转换层906a可以呈现红光,通过第二波长转换层906b可以呈现绿光,通过第三波长转换层906c 呈现蓝光,通过第一波长转换层906a、第二波长转换层906b、第三波长转换层906c使像素结构呈现全彩显示的效果。在其他实施例中,波长转换层906还可以包括蓝光波长转换层906。多个波长转换层906具有相同的厚度,可使光转换质量最佳且具有一致的出光效率。
请参阅图84,在一些实施例中,微发光二极管芯片903例如是发出红光的微发光二极管芯片903,第一波长转换层906a可以是绿光波长转换层,第二波长转换层906b可以是蓝光波长转换层。在其他实施例中,微发光二极管芯片903例如是发出绿光的微发光二极管芯片903,第一波长转换层906a可以是红光波长转换层,第二波长转换层906b可以是蓝光波长转换层。
值得说明的是,上述波长转换层可以是由不同颜色的光阻材料或量子点材料所形成,且上述波长转换层可以形成于微发光二极管芯片上或个别微发光二极管上,用以转换微发光二极管所发出的光波长,亦即转换微发光二极管所发出的光色。
请参阅图84,微发光显示面板包括保护层904,其设置在相邻像素之间与光阻隔层905、波长转换层906上方,保护层904可以避免微发光二极管面板产生水气或氧化的问题。微发光显示面板包括在保护层904上设置一保护基板907,保护基板907与保护层904键合形成密闭空腔。
值得说明的是,上述光阻隔层是设置于微发光二极管芯片或微发光二极管之间,用以阻隔不同光色。在一些实施例中,上述光阻隔层可例如是白色光阻层或高反光型阻隔层,用以反射微发光二极管所发出的光。再者,上述白色或高反光型的光阻隔层可例如是锥型,以向上反射微发光二极管所发出的光,提高出光效率。
请参阅图85,本公开还提供一种电子装置,所述电子装置包括微发光二极管面板910以及电子装置本体911,微发光二极管面板910与电子装置本体911连接,其中微发光二极管面板910包括电路基板、多个微发光二极管芯片903、至少一波长转换层906。电子装置本体 911包括控制器911a、存储器911b、电源911c。其中,电源911c可以将市电(220V交流电) 转换为控制器911a和存储器911b所需要的直流电,同时为微发光二极管面板910提供电源。存储器911b与电源911c连接,用于存储电子装置工作的相关数据,控制器911a与电源911c 连接,同时与存储器911b连接,电源911c用于为控制器911a供电,控制器所述执行存储器 911b内的程序控制所述电子装置。其中,电子装置可例如是显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
请参阅图86,当应用本公开的半导体外延结构来制造半导体器件时,所述半导体器件包括基板1400、缓冲层1401、第一半导体层1402、第二半导体层1403、源极1404、漏极1405 以及栅极1406。其中,缓冲层1401设置于基板上,第一半导体层1402设置于缓冲层1401 上,第二半导体层1403设置于第一半导体层1402上,源极1404形成于第二半导体层1403 上,漏极1405形成于第二半导体层1403上,栅极1406形成于第二半导体层1403上,且位于源极1404和漏极1405之间。基板1400可是各种适当的生长基板1400。
请再参阅图86,缓冲层1401设置在基板1400和第一半导体层1402之间,可以缓和基板1400与第一半导体层1401之间晶格不匹配情况。第一半导体层1402的材料例如可以为含铟的氮化镓层。为缓和晶格不匹配的情况,缓冲层1401例如为氮化镓层,所述氮化镓层的厚度可以设置例如为5~10nm。同时在基板1400与第一半导体层1402之间设置的缓冲层1401 有利于后续外延结构的的生长,提高所述半导体器件的质量。
请再参阅图86,第一半导体层1402的材料例如为含铟的氮化镓层(InGaN)。使用含铟的氮化镓层作为第一半导体层1402,可以降低所述半导体器件的噪声系数,且当第一半导体层1402含铟时,电子亲和力增加,为所述半导体器件提供高漏电流以及更高的截止频率。第一半导体层1402的厚度可以设置为例如70~80nm。然不限于此,在其他实施例中,第一半导体层1402也可以是氮化镓层。
请再参阅图86,所述半导体器件包括第二半导体层1403,第二半导体层1403位于第一半导体层1402上。在本实施例中,第二半导体层1403的材料可为含铟的氮化铝层(InAlN),第二半导体层1403的厚度为可以为例如15~25nm。所述含铟的氮化铝层中,较高的铝含量具有较高的载流子密度,使所述半导体器件具有较高的漏电流和跨导,同时获得了较低的最小噪声系数。第二半导体层1403采用含铟的氮化铝层,可以改善与缓冲层1401之间晶格失配。在本实施例中,可以利用铟熔点低的原理,在高温下易扩散获得获得InAlN。第二半导体层1403的方法包括:周期性生长第一AlN层、第一InN层和第二AlN层获得所述第二半导体层1403,在生长第二半导体的过程中,通过控制生长温度以及第一AlN层、第一InN层和第二AlN层的厚度调节第二半导体层1403中铟的含量。第二半导体层1403利用铟的熔点低,高温下易扩散的原理获得InAlN为第二半导体层1403,第二半导体层1403可以有效降低所述半导体器件的暗电流,从而降低所述半导体器件的噪声电流,提高信噪比,提高所述所述半导体器件的质量。
请再参阅图86,所述半导体器件包括源极1404、漏极1405以及栅极1406,源极1404、漏极1405以及栅极1406均设置在第二半导体层1403上,且栅极1406位于源极1404与漏极 1405之间。所述半导体器件的一侧设置有第一凹部和第二凹部,第一凹部内设置源极1404,第二凹部内设置漏极1405。其中所述第一凹部位于所述半导体器件的一侧,在第二半导体层1403上蚀刻第一凹部,所述第一凹部的深度小于第二半导体层1403的厚度,即所述第一凹部的底部距离第二半导体层1403底部具有一定的预设距离,即第一预设距离;所述第二凹部设置在第二半导体层1403上,且位于所述第一凹部的相对侧,在第二半导体层1403上蚀刻第二凹部,所述第二凹部的深度小于第二半导体层1403的厚度,即所述第二凹部的底部与第二半导体层1403底部具有一定的预设距离,即第二预设距离。在本实施例中所述第一预设距离与第二预设距离相等。
请参阅图86,源极1404设置在第一凹部内且高于所述第一凹部,漏极1405设置在第二凹部内且高于第二凹部,栅极1406设置在第二半导体层1403上,栅极1406位于源极1404 与漏极1405之间,且更靠近源极1404的一侧。在不同实施例中,栅极1406可呈“T”字型,以改善噪声。
请参阅图86,栅极1406与第二半导体层1403之间还包括一氧化层1407,氧化层1407 可包括ITO、ZnO、RuOx、TiOx或IrOx中的至少一种。在本实施例中,氧化层1407为二氧化钛层(TiO2)。与其它氧化物相比,通过设置二氧化钛层为氧化层1407可改进所述半导体器件的电流以及截止频率。同时氧化层1407可以减小栅极1406与第二半导体层1403之间的接触电阻,进而改善所述半导体器件的噪声,使其在最大有效电流情况下噪声更小。
请参阅图86,在一些实施例中,源极1404与第二半导体层1403接触的一侧包括第一N 型重掺杂区1409,第一N型重掺杂区1409位于所述第一沟槽内,且第一N型重掺杂区1409 的高度高于第二半导体层1403,保证第一N型重掺杂区1409与第二半导体层1403完全接触。漏极1405与二半导体层1403接触的一侧包括第二N型重掺杂区1408,第二N型重掺杂区 1408位于所述第二沟槽内,且第二N型重掺杂区1408的高度高于第二半导体层1403,保证,第二N型重掺杂区1408与第二半导体层1403完全接触。第一N型重掺杂区1409和第二N型重掺杂区1408都是高掺杂区域,与第二半导体层1043之间形成良好的欧姆接触。
请参阅图87,当应用本公开的半导体器件来射频模组时,所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency,RF)切换器件1411、射频(radio frequency, RF)有源器件1414、射频(radio frequency,RF)无源器件1412和控制器件1413。其中射频(radio frequency,RF)有源器件1414可以是本实用新型中的所述半导体器件,射频(radio frequency,RF)无源器件1412可以是电容器、电阻器和电感器等无源器件。其中,射频(radio frequency,RF)切换器件1411、射频(radio frequency,RF)有源器件1414、射频(radio frequency, RF)无源器件1412和控制器件1413均形成于半导体衬底1410上。
请参阅图88,在不同实施例中,当利用本公开提供的半导体设备及外延结构制造半导体器件时,所述半导体器件包括基板1400、缓冲层1501、第一半导体层1502、第二半导体层 1504、源极1506、漏极1505、栅极1507以及第一半导体台状部1509。缓冲层1501设置在基板1400上,第一半导体层1502设置在缓冲层1501上,第二半导体层1504设置在第一半导体层1502上,源极1506、漏极1505形成于第二半导体层1504上,且位于相对的两侧,第一半导体台状部1509形成于第二半导体层1504上,且位于源极1506和漏极1505之间,栅极1507形成于第一半导体台状部1509上,其中栅极1507的长度或宽度是大于第一半导体台状部1509的长度或宽度。
请再参阅图88,基板1400例如为硅(Si)基材料,例如硅(Si)或碳化硅(SiC)等硅基材料。第一半导体层1502行位于缓冲层1501上,且第一半导体层1502位于缓冲层1501与第二半导体层1504之间。在一些实施例中,第一半导体层1502例如为氮化镓层,第一半导体层1502 的厚度可以设置为例如200~300nm。第二半导体层1504位于第一半导体层1502上,在本实施例中,第二半导体层1504例如为氮化铝镓层(AlGaN),所述氮化铝镓层的厚度可以是例如10~15nm。
请再参阅图88,在一实施例中,第一半导体层1502为氮化镓层(GaN),第二半导体层 1504为氮化铝镓层(AlGaN),氮化镓层与氮化铝镓层可构成异质型半导体结构,所述半导体结构为一种增强型半导体结构。依靠第一半导体层1502(氮化镓层)和第二半导体层1504 (氮化铝镓层)较强的自发和压电极化效应,在第一半导体层1502和第二半导体层1504异质结构中诱导出一层二维电子气1503。
请再参阅图88,所述半结构还包括一图案化的钝化层1510,钝化层1510设置在第二半导体层1504上。钝化层1510的形成过程包括:首先在第二半导体层1504上形成一钝化层 1510,然后在钝化层1510上形成一图案化光阻层,然后根据图案化光阻层对钝化层1510进行刻蚀,形成图案化的钝化层1510,然后去除图案化光阻层并清洗干净。钝化层1510的材料可以选用氧化硅或是氧化铝,可以对所述半导体器件进行保护,避免反向漏电的问题,提高芯片的可靠性。在一些实施例中,钝化层1510可选用材料SiO2,便于腐蚀开孔,在蚀刻时可通过缓冲氧化硅刻蚀液或干法刻蚀去除部分钝化层1510。
请参阅图88,在一实施例中,在钝化层1510上蚀刻出两个开口,第一开口和第二开口,同时在钝化层1510蚀刻出一凹部。所述凹部位于在钝化层1510的中间,且穿过钝化层1510 与第二半导体层1504接触。第一开口与第二开口分别位于所述凹部的两侧,且第一开口与第二开口相对设置,第一开口与第二开口均穿过钝化层1510与第二半导体层1504接触。在本实施例中,在第一开口内设置源极1506,在第二开口内设置漏极1505,源极1506与漏极1505 的高度均小于钝化层1510的厚度。
请参阅图88,所述半导体器件还包括栅极1507,栅极1507设置在源极1506与漏极1505 之间,位于所述凹部内,且设置在第一半导体台状部1509上。在本实施例中,第一半导体台状部1509位于第二半导体层1504上,且设置在所述凹部内,第一半导体台状部1509的高度大于所述凹部的深度,第一半导体台状部1509与所述凹部侧壁具有一定的预设距离,第一半导体台状部1509的材料例如为P型氮化镓(P-GaN)。在埋入式P型GaN在没有被活化的情况下,未金属化的半导体结构结构在反向偏压下显示出高漏电流,而经过活化后,可以抑制电流的高漏。所述活化的的过程例如为:在干燥空气氛围中在725℃下退火30分钟来进行活化。
请参阅图88,栅极1507设置在第一半导体台状部1509上,且栅极1507的长度或宽度大于第一半导体台状部1509的长度或是宽度。栅极1507设置在在第一半导体台状部1509上与第二半导体层1504上,栅极1507填满第一半导体台状部1509与所述凹侧壁之间的沟道。栅极1507的截面呈倒置的“凹”字状扣在第一半导体台状部1509上,栅极1507的长度或宽度大于第一半导体台状部1509的长度或是宽度。在栅极1507的长度或宽度比第一半导体台状部1509的长度或是宽度大的情况下,更加容易开启沟道的二维电子气,从而产生更高的漏电流,第一半导体台状部1509与所述凹部侧壁之间的栅极1507具有更好的栅极控制、更好的跨导和更低的栅漏电流,从而提高所述半导体器件的性能。
请参阅图88,栅极1507与第一半导体台状部1509之间还包括一氧化层1508,氧化层 1508设置在栅极1507与第一半导体台状部1509之间,通过设置氧化层1508降低栅极漏电流。在本实施例中,氧化层1508例如为氧化铝层。通过将氧化层1508设置为氧化铝层,可以增加氧化层的电容容量、正向电流密度以及跨导,有利于开通沟道的二维电子气,改善所述半导体器件的质量。
请参阅图89,当应用本公开的半导体器件来射频模组时,所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency,RF)切换器件1511、射频(radio frequency, RF)有源器件1514、射频(radio frequency,RF)无源器件1512和控制器件1513。
请参阅图88,在不同实施例中,当利用本公开提供的半导体设备及外延结构制造半导体器件时,所述半导体器件包括基板1400、缓冲层1601、第一半导体层1603、第二半导体层 1604、第三半导体层1602以及源极1607、漏极1608和栅极1609。其中,缓冲层1601形成于基板1400上,第一半导体层1603形成于缓冲层1601上,第二半导体层1604形成于第一半导体层1603上,第三半导体层1602形成于第一半导体层1603与缓冲层1601之间。源极 1607形成于第一半导体层1603的一侧,并由第二半导体层1604延伸至缓冲层1601,漏极 1608形成于第一半导体层1603的另一侧,并由第二半导体层1604延伸至缓冲层1601,栅极 1609形成于第二半导体层1604上,并位于源极1607与漏极1608之间。
请参阅图90,所述半导体器件包括一基板1400,缓冲层1601设置在基板1400上,缓冲层1601的材料一般根据基板1400的材料以及基板1400上半导体材料决定。在本实施例中,缓冲层1601可以是氮化镓铝层,所述氮化镓铝的层的厚度设置在例如为115~125埃之间,例如为120埃。同时在基板1400上生长缓冲层1601有利于其上设置的外延结构的生长,提高所述半导体器件的质量。
请参阅图90,所述半导体器件包括第三半导体层1602,第三半导体层1602设位于缓冲层1601上方。在本实施例中,第三半导体层1602包括第三施主层1602a和第三间隔层1602b,第三施主层1602a为氮化镓铝层,第三施主层1602a设置在缓冲层1601上,第三施主层1602a 的厚度设置在例如48~52埃之间,例如为50埃。第三施主层1602a的离子掺杂浓度例如为 1×1024m-3~2×1024m-3。第三间隔层1602b设置在第三施主层1602a与第一半导体层1603 之间,第三间隔层1602b为氮化镓铝层,第三间隔层1602b的厚度与第三施主层1602a的厚度设置相同,例如为50埃。
请参阅图90,所述半导体器件包括第一半导体层1603,第一半导体层1603上设置在第三半导体层1602上。在本实施例中,第一半导体层1603例如为氮化镓层,第一半导体层1603 的厚度设置例如为195-205埃之间,例如为200埃。氮化镓是第三代宽禁带半导体材料,具有大禁带宽度(3.4eV)、高电子饱和速率、高击穿电场、较高的热导率、耐腐蚀和抗辐射性能,而且氮化镓层能够与但氮化镓铝层形成AlGaN/GaN异质结,进而形成高浓度、高迁移率的二维电子气,以便于制作半导体器件器件。
请参阅图90,所述半导体器件包括第二半导体层1604,第二半导体层1604形成于第一半导体层1603上。在本实施例中,第二半导体层1604包括第二施主层1604a和第二间隔层 1604b,第二施主层1604a设置在第一半导体层1603上,第二施主层1604a也是氮化镓铝层,第二施主层1604a的厚度与第三施主层1602a相同设置,例如设置为50埃。第二施主层1604a 的离子掺杂浓度与第三施主层的离子掺杂浓度相同,例如为1×1024m-3~2×1024m-3。第二间隔层1604b设置在第一半导体层1603和第二施主层1604a之间,第二间隔层1604b也为氮化镓铝层,其厚度与第二间隔层1604b相同设置,例如为50埃。
请参阅图90,所述半导体器件包括两个二维电子气层,第一二维电子气层1610和第二二维电子气层1611。第一二维电子气层1610形成于第一半导体层1603与第三半导体层1602 之间,第二二维电子气层1611形成于第一半导体层1603与第二半导体层1604之间。两个二维电子气层使所述半导体器件具有更高的耐压性,也更有利于开通沟道的二维电子气。
请参阅图90,所述半导体器件包括阻挡层1605,阻挡层1605设置在第二半导体层1604 上。在本实施例中,阻挡层1605为氮化镓铝层,阻挡层1606的厚度设置在115-125埃之间,例如为120埃。
请参阅图90,所述半导体器件还包括一氮化镓盖层1606,氮化镓盖层1606位于阻挡层上方,在本实施例中,氮化镓盖层1606的厚度设置在例如95-105埃之间,例如为100埃。
请参阅图90,所述半导体器件结构包括源极1607、漏极1608和栅极1609。源极1607设置在第一半导体的一侧,且源极1607由第二半导体层1604延伸至缓冲层1601,漏极1608设置第一半导体层1603的另一侧,且漏极1608由第二半导体层1604延伸至缓冲层1601。栅极1609设置在源极1607与漏极1608之间,且栅极1609设置在第二半导体层1604上。
请参阅图90,在本实施例中,源极1607依次穿过第二半导体层1604、第一半导体层1603 和第三半导体层1602到达缓冲层1601,漏极1608也依次穿过第二半导体层1604、第一半导体层1603和第三半导体层1602到达缓冲层1601,源极1607与漏极1608均与第一二维电子层1610和第二二维电子层1611层欧姆连接。更加容易开通沟道的二维电子气。栅极1609设置在第二半导体层1604上,栅极1609的截面宽度小于源极1607和漏极1608的宽度。
请参阅图91,当应用本公开的半导体器件来射频模组时,所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency,RF)切换器件1615、射频(radio frequency, RF)有源器件1618、射频(radio frequency,RF)无源器件1616和控制器件1617。
请参阅图92,在不同实施例中,当利用本公开提供的半导体设备及外延结构制造半导体器件时,所述半导体器件包括基板1400、缓冲层1701、第一半导体层1702、第二半导体层 1704,以及第二半导体层1704上的源极1705、漏极1707和栅极1706。缓冲层1701设置在基板1400上,第一半导体层1702设置在缓冲层1701上,第二半导体层1704设置在第一半导体层1702上。源极1705和漏极1707形成于所述第二半导体层1704上,且源极1705与漏极1707位于相对的两侧,栅极1706位于源极1705与漏极1707之间,其中,第一半导体层 1702与第二半导体层1704之间形成一二维电子气层1702。
请参阅图92,基板1400上形成一缓冲层1701,缓冲层1701例如可以是氮化镓缓层,且所述氮化镓缓冲层1701具有较大的厚度,所述氮化铝缓冲层1701的厚度可以设置为例如大于60nm。
请参阅图92,第一半导体层1702设置在缓冲层1701上,其中第一半导体层1702为非故意掺杂的氮化镓层。第二半导体层1704设置在第一半导体层1702上,第二半导体层1704 为氮化铝镓层。所述氮化镓层与所述氮化铝镓之间具有较强的自发和压电极化效应,在第一半导体层1702和第二半导体层1704之间诱导出二维电子气层1702,使形成的半导体器件具有较好的垂直泄露和击穿特性。
请参阅图92,第二半导体层1704上包括源极1705、漏极1707和栅极1706,源极1705形成与第二半导体层1704的一侧,漏极1707位于相对于源极1705的一侧,栅极1706设置在源极1705与漏极1707之间。
请参阅图93,当应用本公开的半导体器件来射频模组时,所述射频模组包括所述半导体器件。所述射频模组主要包括射频(radio frequency,RF)切换器件1715、射频(radio frequency, RF)有源器件1718、射频(radio frequency,RF)无源器件1716和控制器件1717。
综上所述,本实用新型提出一种半导体设备,能够提高镀膜的均匀性。利用本实用新型的设备或制成方法也可应用于其他该质量薄膜或外延结构,例如金属薄膜、半导体薄膜、绝缘薄膜、化合物薄膜或其他材料的薄膜。再者,在本实用新型中所形成高质量薄膜及外延结构可应用于各种半导体结构、电子原件或电子装置中,例如开关元件、功率元件、射频元件、发光二极管、微型发光二极管、显示面板、手机、手表、笔记本电脑、投载式装置、充电装置、充电桩、虚拟现实(VR)装置、扩充现实(AR)装置、可携式电子装置、游戏机或其他电子装置。
以上描述仅为本实用新型的较佳实施例以及对所运用技术原理的说明,本领域技术人员应当理解,本实用新型中所涉及的实用新型范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述实用新型构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案,例如上述特征与本实用新型中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外,其余技术特征为本领域技术人员的已知技术,为突出本实用新型的创新特点,其余技术特征在此不再赘述。
Claims (8)
1.一种发光二极管芯片,其特征在于,包括:
多个发光二极管;
多个电性连接件,分别连接于所述多个发光二极管;以及
封装体,将多个所述发光二极管整合成所述发光二极管芯片。
2.根据权利要求1所述的发光二极管芯片,其特征在于:所述多个发光二极管的光色为蓝光、红光或绿光。
3.根据权利要求1所述的发光二极管芯片,其特征在于:所述多个发光二极管的光色相同。
4.根据权利要求1所述的发光二极管芯片,其特征在于:所述多个发光二极管的光色不同。
5.根据权利要求1所述的发光二极管芯片,其特征在于:所述发光二极管芯片还包括波长转换层,所述波长转换层设置于所述发光二极管芯片上。
6.根据权利要求1所述的发光二极管芯片,其特征在于:所述多个发光二极管是垂直导通型的发光二极管结构。
7.根据权利要求1所述的发光二极管芯片,其特征在于:所述多个发光二极管是微型发光二极管。
8.一种电子装置,其特征在于,包括根据权利要求1所述的发光二极管芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023300343.XU CN214588843U (zh) | 2020-09-21 | 2020-09-21 | 一种发光二极管芯片及其应用 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023300343.XU CN214588843U (zh) | 2020-09-21 | 2020-09-21 | 一种发光二极管芯片及其应用 |
CN202022077406.3U CN213327795U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022077406.3U Division CN213327795U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214588843U true CN214588843U (zh) | 2021-11-02 |
Family
ID=76065091
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023135186.1U Active CN214588890U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
CN202023135191.2U Active CN215299277U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体结构及其应用 |
CN202023135205.0U Active CN214672653U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体结构及其应用 |
CN202023300343.XU Active CN214588843U (zh) | 2020-09-21 | 2020-09-21 | 一种发光二极管芯片及其应用 |
CN202022077406.3U Active CN213327795U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
CN202023300349.7U Active CN214588844U (zh) | 2020-09-21 | 2020-09-21 | 一种发光二极管面板及其应用 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023135186.1U Active CN214588890U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
CN202023135191.2U Active CN215299277U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体结构及其应用 |
CN202023135205.0U Active CN214672653U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体结构及其应用 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022077406.3U Active CN213327795U (zh) | 2020-09-21 | 2020-09-21 | 一种半导体外延结构及其应用 |
CN202023300349.7U Active CN214588844U (zh) | 2020-09-21 | 2020-09-21 | 一种发光二极管面板及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (6) | CN214588890U (zh) |
-
2020
- 2020-09-21 CN CN202023135186.1U patent/CN214588890U/zh active Active
- 2020-09-21 CN CN202023135191.2U patent/CN215299277U/zh active Active
- 2020-09-21 CN CN202023135205.0U patent/CN214672653U/zh active Active
- 2020-09-21 CN CN202023300343.XU patent/CN214588843U/zh active Active
- 2020-09-21 CN CN202022077406.3U patent/CN213327795U/zh active Active
- 2020-09-21 CN CN202023300349.7U patent/CN214588844U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN214672653U (zh) | 2021-11-09 |
CN213327795U (zh) | 2021-06-01 |
CN214588844U (zh) | 2021-11-02 |
CN214588890U (zh) | 2021-11-02 |
CN215299277U (zh) | 2021-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112768571B (zh) | 一种微型发光二极管结构的制造方法 | |
KR100730082B1 (ko) | 질화물계 반도체 발광소자 | |
CN112701139B (zh) | 一种集成结构Micro-LED显示器及其制备方法 | |
US20130214246A1 (en) | Light emitting diode and fabrication method thereof | |
CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
KR101008268B1 (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
US20240222546A1 (en) | Manufacturing method for high-voltage led chip | |
WO2021052498A1 (zh) | 一种半导体外延结构及其应用与制造方法 | |
CN214588843U (zh) | 一种发光二极管芯片及其应用 | |
KR20110050212A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
KR20070035260A (ko) | 질화물 발광 다이오드 | |
CN219419031U (zh) | 一种正装GaN HEMT-LED光电集成芯片 | |
KR102591151B1 (ko) | 비발광 3족 질화물 반도체 소자를 제조하는 방법 | |
TWI511328B (zh) | 發光二極體晶片及其製作方法 | |
US20240145626A1 (en) | Semiconductor structures | |
KR101072199B1 (ko) | 발광소자 및 그 제조방법 | |
KR101603244B1 (ko) | 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛 | |
KR100558450B1 (ko) | 질화물 반도체 발광소자 | |
KR20090103343A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
KR101353577B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
CN116314185A (zh) | 一种正装GaN HEMT-LED光电集成芯片 | |
TWI538158B (zh) | 半導體發光裝置及其製造方法 | |
KR101510383B1 (ko) | 고성능의 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
KR20090103217A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
KR20110118335A (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |