CN214311783U - 一种自主可控人脸识别设备 - Google Patents

Abstract

本实用新型涉及一种自主可控人脸识别设备，包括主控模块，连接有图像采集模块、存储模块、显示模块和控制端；所述主控模块至少包括处理器、驱动电路、自启动电路，电源电路和内存电路；所述驱动电路包含DVO电路和PCI E电路。本实用新型的设备可以通过插拔各种图像模块、采集设备、显示设备和执行器等，来灵活适配现场需求，整个设计与控制端形成交互式服务，做出不同的业务需求及其功能数据处理设备，具有良好的扩展性。

Description

一种自主可控人脸识别设备

技术领域

本实用新型涉及人脸识别领域，尤其涉及一种自主可控人脸识别设备。

背景技术

人脸识别技术是基于人的脸部特征，对输入的人脸图像或者视频流。首先判断其是否存在人脸，如果存在人脸，则进一步的给出每个脸的位置、大小和各个主要面部器官的位置信息。并依据这些信息，进一步提取每个人脸中所蕴涵的身份特征，并将其与已知的人脸进行对比，从而识别每个人脸的身份。广义的人脸识别实际包括构建人脸识别系统的一系列相关技术，包括人脸图像采集、人脸定位、人脸识别预处理、身份确认以及身份查找等；而狭义的人脸识别特指通过人脸进行身份确认或者身份查找的技术或系统。

现有的设备一般不具有扩展性，不能灵活适配现场需求，不能适应不同的业务需求及其功能数据。

实用新型内容

鉴于上述问题，提出了本实用新型以便提供克服上述问题或者至少部分地解决上述问题的一种自主可控人脸识别设备。

根据本实用新型的一个方面，提供了一种自主可控人脸识别设备，包括主控模块，连接有图像采集模块、存储模块、显示模块和控制端；所述主控模块至少包括处理器、驱动电路、自启动电路，电源电路和内存电路；所述驱动电路包含DVO电路和PCIE电路。

在一种可能的实施方式中，所述主控模块还包括DEBUG调试电路、时钟电路和时序电路；所述处理器为Loongson2K1000处理器或者龙芯3A3000。

在一种可能的实施方式中，自启动电路包括增强型MOS管Q23、或门U62、肖特基二极管D69、电阻R1084、电阻R1085、电阻R1086、电阻R1087、电容C1103、电容C1104，其中，增强型MOS管Q23的栅极端与电阻R1085的一端且与电容C1103的一端连接，增强型MOS管Q23的源极端接地，增强型MOS管Q23的漏极端与电阻R1084的一端且与或门U62的第一输入端连接，电阻R1085的另一端接3.3V电压，电容C1103的另一端接地，电阻R1084的另一端接3.3V电压，肖特基二极管D69的阳极端且与电阻R1087的一端且与或门U62的第二输入端连接，电阻R1087的另一端接3.3V电压，肖特基二极管D69的阴极端与点入R1086的一端且与电容C1104的一端连接，电阻R1086的另一端接3.3V电压，电容C1104的另一端接地，或门U62的输出端连接与处理器连接。

在一个示例中，或门U62的输出端与处理器之间连接有端子J21，端子J21连接处理器的一端还与电阻R1088的一端连接，电阻R1088的另一端与电容C1105的一端且与轻触开关J22的一端连接，电容C1105的另一端接地，轻触开关J22的另一端接地。

在一种可能的实施方式中，所述图像采集模块在硬件上使用115度广角UVC摄像头，进行人脸采集，设定人脸采集的大小为680X600，采用PCI-E接口镀金板D720201扩展板卡连接。

在一种可能的实施方式中，显示模块采用QT框架设计了人机交互界面，硬件上采用飞凌7吋FPC接口1024×600分辨率高端电容触摸屏；屏幕触摸部分采用IIC接口，触摸芯片采用GT911。

在一种可能的实施方式中，显示模块通过54P的FPC软排线与主控板DVO接口连接。

在一种可能的实施方式中，所述存储模块选用金士顿16GB固态硬盘，通过外接M2接口连接所述主控模块。

在一种可能的实施方式中，存储模块的内存部分采用四块K4B4G1646B-HCK0内存颗粒，每一块4GB板载颗粒的时钟信号线都与处理器连接，且通过R1109、R1110并联至C1114电容接入DDR3_1V5电源。

在一种可能的实施方式中，所述自主可控人脸识别设备内设5mm内壳，用于固定主控板。

本实用新型的设备可以通过插拔各种图像模块、采集设备、显示设备和执行器等，来灵活适配现场需求，整个设计与控制端形成交互式服务，做出不同的业务需求及其功能数据处理设备，具有良好的扩展性。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例提供的一种自主可控人脸识别设备的系统内部结构图；

图2为本实用新型实施例提供的一种自主可控人脸识别设备的驱动程序基本流程图；

图3为本实用新型实施例提供的主控模块电源电路一；

图4为本实用新型实施例提供的主控模块电源电路二；

图5为本实用新型实施例提供的主控模块电源自启动电路；

图6为本实用新型实施例提供的主控模块驱动电路PCIE电路；

图7为本实用新型实施例提供的主控模块驱动电路DVO电路；

图8为本实用新型实施例提供的内存电路一；

图9为本实用新型实施例提供的内存电路二；

图10为本实用新型实施例提供的时序电路；

图11为本实用新型实施例提供的人机交互界面示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本实用新型的说明书实施例和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。

下面结合附图和实施例，对本实用新型的技术方案做进一步的详细描述。

如图1，本实用新型实施例提供一种自主可控人脸识别设备，包括：

主控模块，连接有图像采集模块、存储模块、显示模块和控制端。

所述主控模块至少包括处理器、驱动电路、自启动电路，电源电路和内存电路；

所述驱动电路包含DVO电路和PCIE电路。

所述主控模块还包括DEBUG调试电路、时钟电路和时序电路。

所述处理器为Loongson2K1000处理器或者龙芯3A3000代替。

整个模块系统框图如图1所示，该系统由主控模块、图像采集模块、存储模块、显示模块、控制端组成，图像采集模块部分，UVC协议摄像头首先连接到D720201扩展板卡，再通过PCIE接口实现140M/s带宽接入主控模块。显示模块部分，主要是由飞凌7寸电容屏组成的人机交互界面，通过DVO接口与控制模块连接。存储模块部分，通过外接M2接口的金士顿16GB固态硬盘。电源电路为12V、3A输入，后经过时序电路与LDO电源电路处理为个各单元供给相应的供电电压电流。

综上所述，此设计是一种在硬件上可以通过插拔各种图像模块、采集设备、显示设备和执行器等，来灵活适配现场需求，整个设计与控制端形成交互式服务，做出不同的业务需求及其功能数据处理设备。

驱动程序基本流程如图2所示，系统上电，时序电路检测，自启动电路电容充能启动，系统启动前自检，由bootloader引导启动文件系统，视频、网络、分区等底层驱动启动，环境变量配置检测，自主可控人脸检测服务自启，进入工作模式。

本设计由摄像头、可触控液晶屏、外壳、主控板组成，利用115度无畸形摄像头获取目标的彩色人脸图像，检测到人脸后框选出人脸位置，在LCD触摸屏进行显示，并将处理器处理的人脸特征信息编码在本地保留；在识别过程中，再通过摄像头进行人脸图片提取，通过主控板将其人脸特征点提取，并遍历所有存储人脸特征信息编码进行对比识别人脸，最后将识别成功的人脸图片信息进行删除，保护隐私安全。

电源电路设计：

(1)电源电路设计

电源模块负责整个系统的供电，由于每个模块工作电压不同，需要设计不同的电压输出，如图3利用ADP5052集成通用LDO调节器，使其开关频率同步至外部时钟，设置上电时序，从而控制电源功耗，提升PCB空间利用率。将其EN4端连接至处理器的ACPI_S4N端，控制使能调节，当EN4引脚电压大于0.8V时，调节器使能。当EN4引脚电压低于0.725V时，调节器禁用。

图3中，U60的2号引脚连接12V电压，2号引脚还通过2个并联的电容C1054、C1055接地，7号引脚连接5V电压，8号引脚通过电容C1057接地，4号引脚接地，1号引脚与电阻R1053的一端连接，电阻R1053的另一端与电容C1053的一端连接，3号引脚与电容C1053的另一端且与电感L15的一端且与肖特基二极管D67的一端连接，肖特基二极管D67的另一端接地，电感L15的另一端与电阻R1055的一端连接，电感L15与电阻R1055连接的一端输出3.3V电压，即节点P3V3，节点P3V3还通过6个并联的电容C91058、C1059、C1060、C1061、C1062、C1063接地，5号引脚与电阻R1055的另一端且与电阻R1056的一端连接，电阻R1056的另一端接地，6号引脚通过电容C1056和电阻R1054接地，9号引脚接地。

如图4电源电路ACPI使能上拉上电时序电路设计，12V3A电源输入经过ADP5052外围电路进行电压调节，首先RTC时钟电路上电，期间需保持2s延时保证RTC晶振起振，PEST_1V1、VDD、PLL中VDD需单独供电且分别使用RT9025稳压电源供电。通过连接电流模式降压调节器，实现3A连续输出电流，提供了快速的瞬态响应和稳定的回路。

ADP5052集成通用LDO调节器U61，U61的44号引脚通过电容C1064接地，42号引脚通过电容C1065接地，39号引脚通过电阻R1062和电容C1066接地，37号引脚通过电阻R1063连接1.5V电压，38号引脚通过电阻R1064连接VREG，38号引脚还通过电阻R1066和电阻R1065接地，20号引脚接1.1V电压，46号引脚通过电阻R1069、电容C1001接地，48号引脚通过电阻R1071、电阻R1070连接LS2K_ACPI_S3N，47号引脚通过电阻R1072连接VREG，47号引脚还通过电阻R1073接地，15号引脚通过电阻R1076和电容C1089接地，14号引脚通过电阻R1078、电阻R1077连接LS2K_ACPI_S4N，5号引脚通过电阻R1080连接5V电压；

6号引脚与电阻R1082的一端且与电阻R1083的一端连接，电阻R1083的另一端接地，7号引脚与磁珠FB104的一端连接，磁珠FB104的另一端与电阻R926的另一端且与VDD_RSM_IN连接，VDD_RSM_IN还通过5个并联的电容C1098、C1099、C1100、C1101、C1102接地，8号引脚与5V电压且与电容C1097的一端连接，11号引脚接地且与电容C1097的另一端连接，16号引脚与电阻R1079的一端且与R1081的一端连接，R1081的另一端接地，10号引脚与电容C1090的一端且与电感L19的一端连接，电感L19的另一端与电阻R1079的另一端且与P1V5_DDR连接，P1V5_DDR还通过6个并联的电容C1091、C1092、C1093、C1094、C1095、C1096接地，45号引脚与电阻R1074的一端且与R1075的一端连接，R1075的另一端接地，3号引脚与电容C1082的一端且与电感L18的一端连接，电感L18的另一端与电阻R1074的另一端且与P1V5_LS连接，P1V5_LS还通过6个并联的电容C1083、C1084、C1085、C1086、C1087、C1088接地。

28号引脚与电容C1080的一端连接，26号引脚和27号引脚同时与电容C1080的另一端且与电感L17的一端且与晶体管Q22的8号引脚连接，32号引脚与电容C1067的一端连接，33号引脚和34号引脚同时与电容C1067的另一端且与电感L16的一端且与晶体管Q22的5号引脚连接，30号引脚接地且与电阻R1067的一端且与电阻R1068的一端连接，29号引脚与电阻R1068的另一端且与的晶体管Q22的2号引脚连接，31号引脚与电阻R1067的另一端且与的晶体管Q22的4号引脚连接，40号引脚与电阻R1060的一端且与电阻R1061的一端连接，电阻R1060的另一端接地，电阻R1061的另一端与电感L16的另一端且与电感L17的另一端且与磁珠FB103的一端且与1.1V电压连接，磁珠FB103的另一端与1.2V电压连接，磁珠FB95连接1.1V的一端还通过8个并联的电容C1068、C1069、C1070、C1071、C1072、C1073、C1074、C1075接地，磁珠FB103连接1.2V的一端还通过4个并联的电容C1076、C1077、C1078、C1079接地，41号引脚通过电阻R1059接地，43号引脚通过电阻R1058接地，43号引脚还通过电阻R1057连接VREG，同时，晶体管Q22的1号和4号引脚接地。

4号引脚、9号引脚、24号引脚、25号引脚、35号引脚、36号引脚均接12V电压。

2号引脚，13号引脚，17号引脚，18号引脚、19号引脚，21号引脚，23号引脚接地。

继P12V电源，流入U61，这是一款5通道集成电源解决方案，其具备4路通道降压稳压和第5通道LDO稳压的特点。通道1-4输入P12V电源，通道5输入5V_RSM电源。其通道1、2得到P1V1和P1V2电源，P1V1主要为CPU的VDD引脚供电，P1V2电源主要为视频接口芯片供电，其作用是连接CPU和DVO、HDMI接口的桥梁；通道3得到P1V5LS电源，主要为CPU的DDR_VDDE引脚供电；通道4得到P1V5DDR电源，主要为四块K4B4G1646B-HCK0内存芯片供电；通道5得到VDDRSMIN电源，主要为CPU的VDD_RSM引脚供电。

(2)自启动电路设计

如图5所示，自启动电路包括增强型MOS管Q23、或门U62、肖特基二极管D69、电阻R1084、电阻R1085、电阻R1086、电阻R1087、电容C1103、电容C1104，其中，

增强型MOS管Q23的栅极端与电阻R1085的一端且与电容C1103的一端连接，增强型MOS管Q23的源极端接地，增强型MOS管Q23的漏极端与电阻R1084的一端且与或门U62的第一输入端连接，电阻R1085的另一端接3.3V电压，电容C1103的另一端接地，电阻R1084的另一端接3.3V电压，肖特基二极管D69的阳极端且与电阻R1087的一端且与或门U62的第二输入端连接，电阻R1087的另一端接3.3V电压，肖特基二极管D69的阴极端与点入R1086的一端且与电容C1104的一端连接，电阻R1086的另一端接3.3V电压，电容C1104的另一端接地，或门U62的输出端连接与处理器连接。

在一个示例中，或门U62的输出端与处理器之间连接有端子J21，端子J21连接处理器的一端还与电阻R1088的一端连接，电阻R1088的另一端与电容C1105的一端且与轻触开关J22的一端连接，电容C1105的另一端接地，轻触开关J22的另一端接地。J21是一个端子，正常情况下该端子为闭合状态，为适应有些地方需要手动启动的情况预留，可将其断开，连接上J22按钮进行手动启动。

如图5所示，P3V3SB电源同时上电，C1103电容开始充能，Q23场效应管引脚1端也就是图中的A支路电压逐渐上升，此时Q23引脚2端接地与引脚3端连接R1084为阻断状态，所以Q23Y与U62之间的支路为高电平，或门U62引脚1为高电平。与此同时由于D692肖特基二极管的作用下P3V3SB电流经过R1087、D692，与另一路电源经过R1086同时对C1104电容充能，此时门电路的2引脚电压逐渐上升。但远不及它的引脚触发电压。此时门电路1引脚高电平，2引脚电压在慢慢上升(可看作为低电平)，3引脚电平为高。随着1.6s对C1103电容充能Q23场效应管1引脚处电平达到触发电平，场效应管引脚2、3导通，电流经过R1084流入流向或门方向改为经过Q23的3、2引脚接地。此时或门1引脚电平有3V3变为0，或门2引脚的电压还不足以触发门电路，相当于或门引脚1、2都为低电平，则此时或门引脚3电平为低。经过对C1104电容2s的充能，此时或门引脚2电平达到触发电平，引脚1为低电平，引脚2为高电平，则此时或门引脚3电平恢复到高电平。整个过程或门引脚3电平1.6s时由高电平变为低电平，2s时由低电平变为高电平，模拟了按键启动的全过程使得CPU能够自启动。

驱动电路设计：

(1)PCIE电路设计

如图6，PCIE参考时钟和设备时钟需要同源。收发信号的AC耦合需要接入0.1uF电容。在工作模式选择设计时，PCIE0_PRSNT0-3分别通过R1090、R1091、R1092、R1093下拉电阻下拉，使PCIE0工作在4个X1模式。由于板载USB2.0不能满足图像处理数据条件，由PCIE口外接D720201扩展板实现USB3.0支持

PCIE1_REFCLKP0和PCIE1_REFCLKN0、PCIE11_TXP0和PCIE11_TXP1预留连接wifi；PCIE1_REFCLKP1和PCIE1_REFCLKN1、PCIE11_TXP1和PCIE11_TXN1连接至CON24实现USB3.0支持；PCIE1_PRSTN0、PCIE1_PRSTN1经过R79、R80下拉接地；LS2K_PCIE_RSTN接入P3V3。

(2)DVO电路设计

如图7，LIO与DVO0存在复用关系，本设计主要采用了DVO接口连接电容触摸屏。龙芯主控板通过R1095连接SiI9022ACNU功率超低功耗的HDMI发射机。

IOVCC通过磁珠连接至P3V3；CVCC1_2、AVCC1_2分别通过磁珠连接至P1V2。

内存电路设计

如图8、9，存储模块的内存部分采用四块K4B4G1646B-HCK0内存颗粒，是与CPU进行沟通的桥梁，保证了内部人脸识别服务软件的正常运行。DDR的layout设计我们使用了Fly-by拓扑结构，每一块4GB板载颗粒的时钟信号线都与处理器连接，且通过R1109、R1110并联至C1114电容接入DDR3_1V5电源；地址线与控制线上需要接入电阻；ODT信号应该与CS保持对应关系。其特点是数据组不需要和时钟信号绕等长，这样就可以节省较多的布线空间，同时也可以支持更高的信号速率。

时序电路设计

时序电路采用ACPI使能，ACPI_EN上拉，时序如图10所示。

1)T2的2S delay是为了保证RTC晶体——32.768K，可以充分起振。

2)④中GMAC_VDDE为2.5V时保持上述时序，若是3.3V时可合并到⑤中。

3)PEST_1V1、VDD、PLL电中VDD单独供电，使用SATA时VDD、PEST_1V1，PLL使用3个电源芯片供电。

4)当RTC_RSMRSTn解复位完成后，ACPI_PWRBTNn必须保持至少20ms低电平拉高或者至少20ms脉冲宽度的低脉冲才可触发开机。

上电时序：

(1)首先P12V输入得到了P5V；

(2)接着由P5V使能控制RTC相关的VDD上电，然后开始延时2s之后RSM_EN相关电源上电；

(3)P5V和RSM_EN此时都已经上电，则P1V1PG(始于U34)、LS2K_ACPI_S5N开始使能上电；

(4)P12V和LS2K_ACPI_S5N此时都已经上电，则P3V3开始使能上电；

(5)P12V和P3V3此时都已经上电，则P1V5开始使能上电；

(6)P12V和P1V5此时都已经上电，则VDD、PEST_1V1、PLL_1V1上电结束，CPU开始正常运行。

图像采集模块的设计

在一个示例中，图像采集模块在硬件上使用115度广角UVC摄像头，进行人脸采集，设定人脸采集的大小为680X600，采用PCI-E接口镀金板D720201扩展板卡连接。

软件方面，首先在工程文件中添加Linux文件系统中关于视频设备的内核驱动v4l2，调用V4L2框架下的控制及操作视频设备的函数接口，如打开设备open()、关闭设备close()、设置控制参数ioctl()等。

在应用层面获取Camera帧数据以OpenCV软件库为基础实现人脸检测，将检测到的帧数据流通过掩膜反色、图像层叠的方式进行处理，在交互界面得到取景框下的视频流显示。同时将数据流格式由frame类型通道分离为GRAY灰度图之后，进行直方均值处理，使图像更加清晰。通过OpenCV，得到该图像中人脸区域的多个坐标点，根据多个坐标点，截取人脸图像。

显示模块的设计

如图11所示，显示模块部分采用QT框架设计了人机交互界面，硬件上采用飞凌7吋FPC接口1024×600分辨率高端电容触摸屏；屏幕触摸部分采用IIC接口，触摸芯片采用GT911。通过54P的FPC软排线与主控板DVO接口连接。软件方面，通过编译了gt911触摸屏驱动程序，在系统环境变量中配置QT_QPA_PLATFORM运行方式为linuxfb，另外配置size、mmSize、offset等屏幕相关参数。根据LCD屏幕分辨率结合人机界面设计，将摄像头图像显示设置大小为680×600。

存储模块的设计

采用金士顿16GB接口为M2的固态硬盘，主要用于存储嵌入式文件系统和人脸信息，为单机离线运作提供硬件基础。

外壳部分设计

外壳部分采用6063-T5工业挤压铝合金型材质，可塑性好，散热好，耐磨损防腐蚀。按照主控板尺寸设计，长150mm，宽145mm，高68mm，左右侧按照主控板的设计分别开孔留开插座的位置,内设5mm内壳，将主控板固定其中，增加设备的稳定性。

工作原理

1、特征阻抗的工作原理：

信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。特征阻抗与PCB导线所在的板层、PCB所用的材质(介电常数)、走线宽度、导线与平面的距离等因素有关，与走线长度无关。特征阻抗可以使用软件计算。高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线(差分)为100欧姆。

常见阻抗匹配的方式

(1)串联终端匹配

在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。

匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。

常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。

(2)并联终端匹配

在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。

并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。

常见应用：以高速信号应用较多。

2、人脸识别的工作原理：

将图像采集模块中采集的人脸图像，使用神经网络模型，提取该图像的特征向量，保留图像的特征向量，利用帧数据中的二维特征向量与数据库遍历得到的特征向量求矢量运算得到其float阀值，从而得到与当前帧数据中最为相似的文件遍历的阀值，然后对比2张图片中人脸特征的相似度。利用向量的减法运算得到新向量(相似度)，当该新向量(相似度)的模值越趋近于零，则证明两个向量越相似。如果相似度小于阀值，即图像命中数据库中存在的人脸特征向量，我们就认为他们是同一个人。

与现有技术相比较，本实用新型的有益效果有：

(1)采用国产核心处理器

本设计采用国产核心处理器，降低对国外技术、产品的依赖，防止信息安全漏洞泄露用户信息，提高了设备的安全性，并且降低了成本。

(2)不使用图片直观预览的有益效果

本实用新型在人脸识别完成后删除存储的人脸特征编码信息，不使用图片直观预览的方式，极大程度上保护客户的隐私安全。且此款设备可以离线单机运行，人脸识别对比结果直接在设备上完成，更加具备保密性。

(3)电路焊接的有益效果

通过芯片焊接发现焊接的难易程度与电路板封装大小有着直接的关系，电路焊接对印刷电路板的设计起着参考指导的作用，使得设计的印刷电路板更为成熟和可靠。

(4)仪器测试的有益效果

仪器测试也是集成电路元器件功能和性能监测的必备技术手段，集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，对器件的类型、物理特征、工艺、功能参数、环境特性、可靠性等进行检测，以确定或评估集成电路元器件功能和性能。

按照人脸识别主控模块的设计要求，不断修改完善电路设计，根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。对器件最高时钟频率、定时精度要求、输入\输出引脚的数目等进行仪器测试，对设备的指令序列进行程序测试。通过对电路板各项测试不仅掌握仪器的操作还对通过理论设计对电路实际影响有进一步的经验积累，通过若干次集成电路测试得到实际情况下的电路参数以及集成电路电路。

(5)设计人机交互界面的有益效果

显示模块采用人机交互电容屏来实现显示功能。使用电容屏的好处是：

①不需要对设计好的交互方式进行GUI开发，节省了大量的开发时间；

②设计灵活，可以随功能需求进行快速功能修改；

③使得设计人员能更多关注在数据接收和显示上，免去了界面设计的烦恼；

④操作员与硬件设备交互完全采用触控，方便直观。

在器件选型和硬件设计上有其他方案作为替代

(1)自主可控人脸识别设备主控单片

自主可控人脸识别设备目前选用的是国产2K1000芯片，可以用龙芯3A3000代替。它们都是国产的高性能、超高效处理器子系列，都具备基础的网络、采集、处理和控制能力。只是在功耗、价格上面有差别。

(2)DDR3内存颗粒芯片

本设计内存颗粒选择的是SAMSUNG生产的K4B4G1646B-HCK0板载颗粒，可以使用Unilc紫光国芯生产的HXB15H4G160AF，它们都具备频率在800M以上、功耗发热量小、通用性好等优点。

(3)人机交互显示屏幕

本设计采用的是飞凌7吋FPC接口1024×600分辨率高端电容触摸屏，可以使用FPC接口800×600电容屏，它们都具备相同的背光及色彩，在像素比例、对比度、响应时间、功耗等方面略有差异。

(4)硬件接口方面

M2存储硬盘接口AS0BC21-S40BB-7H可以由AS0BC21-S48BB-7H替换，他们具有相同的PCB封装；DVO软排线FPC-0.5抽拉下接接口可以由F2B54U-A1T3-E替换；C891充能启动电容可以由0.4uf 16V同封装电容替换。

为了解决人脸识别速度慢，提高个人信息安全程度，本实用新型设计了一款自主可控人脸识别设备。在设计过程中，通过信号源与负载端的阻抗匹配，有效的控制其负载功率以及抑制信号反射，结合多种人脸识别数据传递处理技术，合理的分配了设备运算性能，提高了运算效率，使得人脸识别可达到毫秒级别，从而实现人脸识别的快速响应。

而且本设计采用国产核心处理器，相较于行业同类型产品更加安全可靠。在人脸识别的过程中只对人脸特征点进行对比分析，不使用图片直观预览的方式，极大程度上保护客户的隐私安全。此款设备可以离线单机运行，人脸识别对比结果直接在设备上完成，不通过互联网进行加载，更加具备保密性。且此设备可以通过插拔各种图像模块、采集设备、显示设备和执行器等，来灵活适配现场需求，整个设计与控制端形成交互式服务，做出不同的业务需求及其功能数据处理设备，具有良好的扩展性。

以上的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种自主可控人脸识别设备，其特征在于，包括：

主控模块，连接有图像采集模块、存储模块、显示模块和控制端；

所述主控模块至少包括处理器、驱动电路、自启动电路，电源电路和内存电路；

所述驱动电路包含DVO电路和PCIE电路。

2.根据权利要求1所述的自主可控人脸识别设备，其特征在于，所述主控模块还包括DEBUG调试电路、时钟电路和时序电路；

所述处理器为Loongson2K1000处理器或者龙芯3A3000。

3.根据权利要求1所述的自主可控人脸识别设备，其特征在于，自启动电路包括增强型MOS管Q23、或门U62、肖特基二极管D69、电阻R1084、电阻R1085、电阻R1086、电阻R1087、电容C1103、电容C1104，其中，

增强型MOS管Q23的栅极端与电阻R1085的一端且与电容C1103的一端连接，增强型MOS管Q23的源极端接地，增强型MOS管Q23的漏极端与电阻R1084的一端且与或门U62的第一输入端连接，电阻R1085的另一端接3.3V电压，电容C1103的另一端接地，电阻R1084的另一端接3.3V电压，肖特基二极管D69的阳极端且与电阻R1087的一端且与或门U62的第二输入端连接，电阻R1087的另一端接3.3V电压，肖特基二极管D69的阴极端与点入R1086的一端且与电容C1104的一端连接，电阻R1086的另一端接3.3V电压，电容C1104的另一端接地，或门U62的输出端连接与处理器连接。

4.根据权利要求3所述的自主可控人脸识别设备，其特征在于，或门U62的输出端与处理器之间连接有端子J21，端子J21连接处理器的一端还与电阻R1088的一端连接，电阻R1088的另一端与电容C1105的一端且与轻触开关J22的一端连接，电容C1105的另一端接地，轻触开关J22的另一端接地。

5.根据权利要求1所述的自主可控人脸识别设备，其特征在于，所述图像采集模块在硬件上使用115度广角UVC摄像头，进行人脸采集，设定人脸采集的大小为680X 600，采用PCI-E接口镀金板D720201扩展板卡连接。

6.根据权利要求1所述的自主可控人脸识别设备，其特征在于，显示模块采用QT框架设计了人机交互界面，硬件上采用飞凌7吋FPC接口1024×600分辨率高端电容触摸屏；屏幕触摸部分采用IIC接口，触摸芯片采用GT911。

7.根据权利要求1所述的自主可控人脸识别设备，其特征在于，显示模块通过54P的FPC软排线与主控板DVO接口连接。

8.根据权利要求1所述的自主可控人脸识别设备，其特征在于，所述存储模块选用金士顿16GB固态硬盘，通过外接M2接口连接所述主控模块。

9.根据权利要求1所述的自主可控人脸识别设备，其特征在于，存储模块的内存部分采用四块K4B4G1646B-HCK0内存颗粒，每一块4GB板载颗粒的时钟信号线都与处理器连接，且通过R1109、R1110并联至C1114电容接入DDR3_1V5电源。

10.根据权利要求1所述的自主可控人脸识别设备，其特征在于，所述自主可控人脸识别设备内设5mm内壳，用于固定主控板。

Images