CN214224535U

CN214224535U - 一种汽车事件数据记录edr系统测试装置

Info

Publication number: CN214224535U
Application number: CN202120385628.3U
Authority: CN
Inventors: 叶金才; 陈晟; 王小红; 丘源; 王国富; 张法全; 符展铭
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2021-02-22
Filing date: 2021-02-22
Publication date: 2021-09-17
Anticipated expiration: 2031-02-22

Abstract

本实用新型公开了一种汽车事件数据记录EDR系统测试装置，所述装置包括振动台和MCU及与MCU连接的FPGA、上位机和固定在振动台上的测试单元，MCU、上位机分别与待测汽车事件数据记录EDR系统内置的中央处理器连接，MCU还与振动台连接，控制振动台动作。这种装置成本低、能实现大规模的EDR的功能性测试。

Description

一种汽车事件数据记录EDR系统测试装置

技术领域

本实用新型涉及汽车数据记录技术，具体是一种汽车事件数据记录系统EDR（Event Data Recorder，简称EDR）测试装置。

背景技术

车辆碰撞事件发生时，为了对碰撞事件的成因进行科学分析及取证，需要一个完整的、有效的车辆碰撞事件数据记录系统，以记录碰撞事件发生时车辆的相关数据。一方面可以客观判断碰撞事件产生的原因，保障司法公正，保护公众利益；另一方面可以为改善车辆安全系统提供依据，避免类似碰撞事件的发生，提供车辆安全性。这就是汽车事件数据记录系统EDR的意义所在。

实用新型内容

本实用新型的目的是针对现有技术的不足，而提供一种汽车事件数据记录EDR系统测试装置。这种装置成本低、能实现大规模的EDR的功能性测试。

实现本实用新型目的的技术方案是：

一种汽车事件数据记录EDR系统测试装置，包括振动台，还包括MCU和与MCU连接的FPGA、上位机和固定在振动台上的测试单元，所述测试单元上设有一组支架，每个支架上设有一组探针，每组探针数量可调，每组探针数量与待测EDR接口触点数相匹配，每组探针有若干只探针，可跟换，具体数量与待测EDR接口触点数相匹配，其中4只用于连接SPI触点，2只用于连接CAN总线差分线信号触点，2根用于连接UART的TXD与RXD信号线触点，1根用于EDR的GND触点共地，1根用于为给EDR的VCC触点供电，其余用于外围负载的模拟和连接EDR预留的其他触点，这组支架中其中的的2个支架内的探针通过高精度加速度传感器分别连接标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统，用于比对的标准，这组支架中其余支架用于放置待测汽车事件数据记录EDR系统，放置待测汽车事件数据记录EDR系统支架内的探针与待测汽车事件数据记录EDR系统内置的加速度传感器连接，所述测试单元上还设有6个缓冲器，其中3个缓冲器用于标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统与FPGA连接，另外3个缓冲器用于待测汽车事件数据记录EDR系统与FPGA连接，MCU、上位机分别与待测汽车事件数据记录EDR系统内置的中央处理器连接，MCU还与振动台连接，控制振动台动作。

与振动台连接的测试单元为待测的EDR内置加速度传感器提供真实的加速度信息及汽车事件数据记录系统台架试验要求国标5.3.2和汽车事件数据记录系统台架试验要求国标5.3.5中EDR控制器的外围信号、负载模拟及断电测试提供必要的MCU控制的外围电路；FPGA负责信号采集、整合、加速度传感器模拟与实时信号处理；MCU负责烧录EDR程序、CAN总线信息收发、向上位机转发本地发送、EDR中获取及FPGA处理后的信息并协同、控制系统各平台；上位机负责进行测试波形编辑、独立的收发数据核对以及对待测的EDR内置加速度传感器有效性的分析即曲线拟合，当待测的EDR至于支架内，支架上的探针直接接触到EDR中内置加速度传感器的触点，振动台上设有四部分电路：1.待测EDR的供电电路、数据选择电路、SPI接口选通电路和作用是在断电测试中切断EDR供电电路，在轮询时通过数据选择器选择接通的FPGA模拟加速度传感器SPI接口的待测EDR以及在EDR内置加速度传感器实质性测试时，阻塞EDR的SPI接口信号，使加速度传感器能够通过触点把数据传输到FPGA中而不是EDR中；2.外围负载模拟电路，用于模拟EDR实际工作中真实存在的汽车点火信号等负载情况；3.多路SPI总线和CAN总线，用于与多个并行采样的EDR内置加速度传感器进行信息交互以及为多个EDR中央处理器提供外围信号的模拟；4.MCU、FPGA的供电电路、晶振电路，用于保证MCU、FPGA的正常运行，为保证数据不堆积，后级总线吞吐量必须高于前级，因此采集总线采用多路并行的低速的SPI总线，FPGA与MCU采用FSMC并行中速总线，MCU与上位机之间采用CAN总线连通。

所述振动台为苏试试验DL-3000-40型大位移电动振动试验系统，具有大位移，高加速度即>50倍重力加速度，适中的振荡周期（50-200Hz）。

所述MCU的型号为STM32F407ZET7。

所述FPGA的型号为Xilinx Spartan-6 XC6SLX75。

用上述汽车事件数据记录EDR系统测试装置的测试过程包括如下步骤：

1）EDR内置加速度传感器实质性测试，包括：

1-1）信号链路选通：包括：

1-1-1）将探针接触到加速度传感器的SPI接口处；

1-1-2）MCU控制信号选择电路，解除EDR中央处理器对内置加速度传感器SPI串行总线的控制权；

1-1-3）MCU通过FSMC接口，配置FPGA中功能选择模块即寄存器中的值，即MCU通过地址拓展线寻址功能选择模块，并通过可复用的数据拓展线修改对应地址的值，使其选通FSMC接口-波形存储-位拼接-CRC校验码生成-数据组帧-并串转换-SPI接口链路；

MCU使能CAN control，通过数据选择代码块，使FSMC接口-数据组帧-CAN接口数据链路连通；

1-2）数据通信：包括：

1-2-1）FPGA通过多路SPI接口并行配置2路高精度加速度传感器和若干路EDR内置加速度传感器；

1-2-2）FPGA并行接收多路SPI数据并缓存所有加速度传感器的一帧数据；

1-2-3）按EDR内置加速度传感的精度和采样速率，抽取高精度加速度传感器的数据，并截取为EDR内置加速度传感相同的精度，缓存至DRAM；

1-2-4）将32位数据中有用的14位加速度数据提取，并进行CRC校验，无误记录为1，校验出错记录为0，同时进行偶校验，将校验结果和数据拼接成一个16位数，存储至FSMC连续地址对应的寄存器中，存储完毕后，拉高MCU中断线；

1-2-5）MCU中断置位后，执行中断服务程序，采用块读取指令，一次性传输FSMC中用于存储加速度数据的寄存器首地址后连续若干个地址对应的数据，并设置CAN总线数据标识符即地址，使CAN总线数据标识符传输至上位机；

1-2-6）上位机以载波侦听多路访问的方式，接收CAN总线推送的数据；

1-3）数据分析：包括：

1-3-1）基准信号互校：

1-3-1-1）采用公式Q=∑(y（i）-y*(i))^2和∑y(i)^2计算残差平方和及方差，y（i）代表采样序列的第i个元素，y*（i）代表的是标准序列的第i个元素，在互校阶段，两个高精度加速度传感器互为采样序列及标准序列；

1-3-1-2）根据残差平方和Q和方差计算拟合度指标RNew=1-(Q/∑y^2)^(1/2)；

1-3-1-3）两个高精度加速度传感器计算出的两组拟合度指标相近且具有较高的拟合度，则认为基准信号互校成功，基准信号可信，否则报警；

1-3-2）根据基准信号确定y*序列，计算所有EDR内置加速度传感器采样序列与标准序列y*之间的残差平方和，并计算所有EDR内置加速度传感器采样序列的方差；

1-3-3）计算所有EDR内置加速度传感器采样序列与标准序列的拟合度指标；

1-3-4）在人机界面显示所有EDR内置加速度传感器采样序列的拟合度指标，当拟合度过低时，提示拟合度低于阈值的EDR内置加速度传感器功能异常；

2）EDR功能性试验：EDR功能性试验包括EDR系统触发试验、存储事件次数试验、存储覆盖机制试验和断电存储试验，具体为：

2-1）测试用数据设置：上位机通过用户输入数据，包括模拟真实车辆状态下EDR控制器所接收到的外围信号的测试数据和加速度波形数据、上位机或者调用数据库或者内部存储的方式，缓存5组不同的测试数据，缓存完成后，上位机检测数据对应的事件类型，前3组中必须满足1组为非锁定事件，2组为锁定事件，第4、5组为锁定事件；

2-2）信号链路选通：包括：

2-2-1）MCU控制信号选择电路，解除EDR中央处理器对内置加速度传感器SPI串行总线的控制权；

2-2-2） MCU通过FSMC接口，配置FPGA中功能选择模块即寄存器中的值，即MCU通过地址拓展线寻址功能选择模块，并通过可复用的数据拓展线修改对应地址的值，使其选通SPI-DRAM-CRC校验-位拼接-分布式寄存器-FSMC接口链路；

2-2-3）MCU使能CAN control，通过数据选择代码块，使CAN接口-FSMC接口的数据链路连通；

2-3）MCU控制测试区外围电路，模拟点火信号等外围负载，按待测EDR在测试台上的位置，依次轮询，设置CAN总线标识符并控制数据选择器使SPI总线轮询与对应该标识符的待测EDR接通；

2-4）从上位机中导入波形数据至FPGA中RAM存储区，波形数据应满足国标中对触发冲击波形的加速度的要求；

2-5）从上位机中导入用于模拟真实车辆状态下EDR控制器所接收到的外围信号，并缓存在MCU的测试数组中，MCU根据上位机指令选择使用A级数组元素或者B级数组元素；

2-6）MCU中的测试数组通过CAN总线向待测EDR传输数组中的数据，模拟真实车辆状态下EDR控制器所接收到的外围信号；

2-7）待步骤2-3-2）经过一段短延时中数据稳定后，FPGA模拟加速度传感器，向待测EDR传输与步骤2-3-1）中存储的波形相同的加速度信息，触发EDR记录事件；

2-8）FPGA模拟波形传输完成后，拉高中断信号线，MCU进入中断服务程序，通过CAN总线告知上位机当前进行的实验次数，上位机自动向MCU传输下一组测试数据；

2-9）重复步骤2-4）-步骤2-8）三次，在接收到第三次中断信号后，MCU告知上位机测试结束，上位机通过CAN总线连接至当前待测的EDR，读取三次测试记录的数据；

2-10）通过上位机比对,若EDR记录的三次实验数据与上位机预设的数据相一致，则说明待测EDR满足国标中规定的EDR系统触发试验和存储事件次数试验的要求；

2-11）断电测试，模拟碰撞发生瞬间车载供电系统发生故障，导致整车断电的情况，具体包括：

2-11-1）重复步骤2-4）-步骤2-7）；

2-11-2）接收到中断后，MCU控制测试单元断电，短延时后，重新上电，再次通过上位机读取EDR内存储的数据，与存储在上位机的预设的数据对比，若EDR依然能够完整且正确地记录预设数据，则认为板载大电容存储的电荷能够支持EDR维持特定的工作时间，断电测试通过；

2-12）上位机通过CAN总线，重复步骤2-4）-步骤2-8），传输的数据均为对应事件4的数据，直至待测的EDR控制器应没有足够存储空间记录一个事件；

2-13）上位机通过CAN总线，重复步骤2-4）-步骤2-8），继续传输一组事件4对应的数据；

2-14）收到本次传输的中断信号后，MCU告知上位机测试结束，上位机通过CAN总线连接至当前待测的EDR，读取所有测试记录的数据；

2-15）通过上位机逐个比对前三组数据,若对应未锁定事件的数据被覆盖且覆盖的数据与上位机本地缓存的事件4的数据相一致，则认为待测EDR满足非锁定事件覆盖试验的要求；

2-16）上位机通过CAN总线，重复步骤2-4）-步骤2-8），传输一组事件5对应的数据；

2-17）收到本次传输的中断信号后，MCU告知上位机测试结束，上位机通过CAN总线连接至当前待测的EDR，读取所有测试记录的数据；

2-18）通过上位机逐个比对所有数据,若未出现与事件5相一致的数据块，则认为待测EDR满足锁定事件覆盖试验的要求；

2.19）断电测试，MCU控制测试台断电，一段短延时后，重新上电，再次通过上位机读取EDR内存储的数据，通过上位机逐个比对所有数据，若与2-17）中上位机获得的数据一致，则认为EDR满足断电试验的要求；

2.20）重复步骤2-3）-步骤2-19），直至轮询完所有待测EDR。

本技术方案利用电信号代替传统的机械模拟，大幅压低了设备成本，同时相较于机械模拟的方案，用电信号模拟加速度信息可以保证较高的一致性；利用FPGA并行采集所有内置加速度传感器的采样数据，保证各传感与互校的高精度加速度传感的采样时刻相一致，从而保证振动台提供的给各传感器的加速度均相同，可实现大规模内置加速度传感器的实质性测试，采用带缓冲器的串口IAP实现对EDR中央处理器（ARM Coterx-M3架构微控制器）的大批量编程与调试，同时利用FPGA模拟加速度传感器的SPI接口时序，配合CAN总线通信测试快速轮询外围待测EDR，可实现大规模的EDR的功能性测试；本技术方案采用电信号模拟碰撞加速度代替内置加速度传感器向EDR中央处理器传递加速度信息，与CAN总线通信测试一起完成对EDR的功能性测试；通过振动台晃动EDR内置的加速度传感器，同时利用探针获取其采样数据，将其采样曲线与两个互相校正的高精度加速度传感器的采样曲线做拟合，根据拟合度判断内置加速度传感器的有效性，完成对其内置加速度传感器的实质性测试。

这种装置成本低、能实现大规模的EDR的功能性测试，这种装置实用性好、操作简单，测试EDR的性能效果准确率高。

附图说明

图1为实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型的内容作进一步的阐述，但不是对本实用新型的限定。

实施例：

参照图1，一种汽车事件数据记录EDR系统测试装置，包括振动台，还包括MCU和与MCU连接的FPGA、上位机和固定在振动台上的测试单元，所述测试单元上设有一组支架，每个支架上设有一组探针，每组探针数量可调，每组探针数量与待测EDR接口触点数相匹配，本例中，每组探针有4只探针，其中4只用于连接SPI触点，2只用于连接CAN总线差分线信号触点，2根用于连接UART的TXD与RXD信号线触点，1根用于EDR的GND触点共地，1根用于为给EDR的VCC触点供电，其余用于外围负载的模拟和连接EDR预留的其他触点，这组支架中其中的的2个支架内的探针通过高精度加速度传感器分别连接标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统，用于比对的标准，这组支架中其余支架用于放置待测汽车事件数据记录EDR系统，放置待测汽车事件数据记录EDR系统支架内的探针与待测汽车事件数据记录EDR系统内置的加速度传感器连接，所述测试单元上还设有6个缓冲器，其中3个缓冲器用于标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统与FPGA连接，另外3个缓冲器用于待测汽车事件数据记录EDR系统与FPGA连接，MCU、上位机分别与待测汽车事件数据记录EDR系统内置的中央处理器连接，MCU还与振动台连接，控制振动台动作。

本例振动台为苏试试验DL-3000-40型大位移电动振动试验系统，具有大位移，高加速度即>50倍重力加速度，适中的振荡周期（50-200Hz）。

本例MCU的型号为STM32F407ZET7，STM32F407ZET7烧录的程序中包括图1内所示的各典型程序块，均为常用驱动代码，且程序块之间能通过图1所示框图进行数据交互和信号连通。

本例FPGA的型号为Xilinx Spartan-6 XC6SLX75，Xilinx Spartan-6 XC6SLX75基于高级硬件语言Verilog生成的数字电路包括图1内所示的各典型数字电路模块，均为通信与信号处理领域的常用模块，且程序块之间能通过图1所示框图进行数据交互和信号连通。

1）EDR内置加速度传感器实质性测试，包括：

1-1）信号链路选通：包括：

1-1-1）将探针接触到加速度传感器的SPI接口处；

1-2）数据通信：包括：

1-3）数据分析：包括：

1-3-1）基准信号互校：

2-2）信号链路选通：包括：

2-11-1）重复步骤2-4）-步骤2-7）；

2.20）重复步骤2-3）-步骤2-19），直至轮询完所有待测EDR。

Claims

1.一种汽车事件数据记录EDR系统测试装置，包括振动台，其特征在于，还包括MCU和与MCU连接的FPGA、上位机和固定在振动台上的测试单元，所述测试单元上设有一组支架，每个支架上设有一组探针，每组探针数量可调，每组探针数量与待测EDR接口触点数相匹配，这组支架中的2个支架内的探针通过高精度加速度传感器分别连接标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统，这组支架中其余支架用于放置待测汽车事件数据记录EDR系统，放置待测汽车事件数据记录EDR系统支架内的探针与待测汽车事件数据记录EDR系统内置的加速度传感器连接，所述测试单元上还设有6个缓冲器，其中3个缓冲器用于标准的第一汽车事件数据记录EDR系统和第二汽车事件数据记录EDR系统与FPGA连接，另外3个缓冲器用于待测汽车事件数据记录EDR系统与FPGA连接，MCU、上位机分别与待测汽车事件数据记录EDR系统内置的中央处理器连接，MCU还与振动台连接，控制振动台动作。

2.根据权利要求1所述的汽车事件数据记录EDR系统测试装置，其特征在于，所述振动台为苏试试验DL-3000-40型大位移电动振动试验系统。

3.根据权利要求1所述的汽车事件数据记录EDR系统测试装置，其特征在于，所述MCU的型号为STM32F407ZET7。

4. 根据权利要求1所述的汽车事件数据记录EDR系统测试装置，其特征在于，所述FPGA的型号为Xilinx Spartan-6 XC6SLX75。