CN214205550U - 一种时钟同步装置、加速卡和计算机系统 - Google Patents

Abstract

本实用新型公开了一种时钟同步装置，包括：多个时钟同步组件，每一个所述时钟同步组件均用于确定时钟同步信号；时钟同步芯片，所述时钟同步芯片与所述多个时钟同步组件连接，用于获得与所述多个时钟同步组件对应的至少一个时钟同步信号；本实用新型实施例通过在时钟同步芯片上连接多种时钟同步组件，具有功能完善且具备独立时钟接口的特点，能够满足多种应用场景的应用需求。

Description

一种时钟同步装置、加速卡和计算机系统

技术领域

本实用新型涉及计算机硬件技术领域，尤其涉及一种时钟同步装置、加速卡和计算机系统。

背景技术

物理处理器(Physics Processing Unit，PPU)，又称加速卡，是一种专门设计的用来加速物理模拟算法执行的处理器产品。通过这种硬件设备，我们能将现在计算机系统中的处理器从其不擅长的物理模拟和人工智能算法中解放出来，进而让计算机系统其他器件，如CPU、GPU和PPU各自负责自己最擅长的部分，提升用户体验。然而目前，现有市面大多加速卡，不具有独立的时钟同步功能，在电信领域应用不够完备，不能满足多种场景的应用需求。

实用新型内容

本实用新型实施例提供一种时钟同步装置、加速卡和计算机系统，提供独立的时钟同步功能。

根据本实用新型实施例第一方面，提供了一种时钟同步装置，包括：多个时钟同步组件，每一个所述时钟同步组件均用于确定时钟同步信号；时钟同步芯片，所述时钟同步芯片与所述多个时钟同步组件连接，用于获得与所述多个时钟同步组件对应的至少一个时钟同步信号。

在一可实施方式中，所述时钟同步组件包括卫星授时同步器；所述卫星授时同步器连接有卫星授时接收器，所述卫星授时接收器用于接收来自指定卫星的标准时间；所述卫星授时同步器用于根据所述标准时间确定第一时钟同步信号，所述第一时钟同步信号为所述时钟同步信号其中之一。

在一可实施方式中，所述时钟同步组件包括1588时钟同步器，所述时钟同步芯片包括辅助时钟器，所述1588时钟同步器与所述辅助时钟器连接，用于根据所述辅助时钟器确定第二时钟同步信号，所述第二时钟同步信号为所述时钟同步信号其中之一。

在一可实施方式中，所述1588时钟同步器还连接有参考时钟器，所述参考时钟器用于连接以太网同步服务器，所述参考时钟器根据以太网同步服务器获得参考时间，所述1588时钟同步器根据所述参考时间确定第三时钟同步信号，所述第三时钟同步信号为所述时钟同步信号其中之一。

在一可实施方式中，所述时钟同步芯片连接有特定输入接口，所述特定输入接口用于连接外接时钟同步组件，所述外接时钟同步组件用于确定第四时钟同步信号，所述第四时钟同步信号为所述时钟同步信号其中之一；其中，所述外接时钟同步组件包括所述时钟同步装置。

在一可实施方式中，所述时钟同步芯片还连接有特定输出接口，所述特定输出接口用于连接待时钟同步器件，所述时钟同步芯片通过特定输出接口将所述时钟同步信号同步至所述待时钟同步器件。

在一可实施方式中，所述时钟同步芯片还包括优先级配置组件，所述优先级配置组件用于根据至少一个时钟同步信号确定主要时钟同步信号。

根据本实用新型实施例第二方面，提供了一种加速卡，所述加速卡包括主板和上述第一方面任一项所述的时钟同步装置，所述时钟同步装置连接在所述主板上。

在一可实施方式中，所述主板上还连接有光电转换接口，所述光电转换接口用于连接指定外接器件，以实现所述加速卡与所述指定外接器件之间的信号交互；所述主板上还连接有服务器接口，所述服务器接口用于连接指定服务器，以实现所述加速卡与所述指定服务器之间的信号交互。

根据本实用新型实施例第三方面，提供了一种计算机系统，所述计算机系统包括主体和上述第一方面任一项所述的时钟同步装置，所述时钟同步装置连接在所述主体上。

本实用新型实施例提供的时钟同步装置通过在时钟同步芯片上连接多种时钟同步组件，具有功能完善且具备独立时钟接口的特点，能够满足多种应用场景的应用需求。

需要理解的是，本实用新型的教导并不需要实现上面所述的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本实用新型的其他实施方式还能够实现上面未提到的有益效果。

附图说明

通过参考附图阅读下文的详细描述，本实用新型示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本实用新型的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了本实用新型实施例时钟同步装置的结构示意图。

其中，附图标记如下：1、时钟同步组件；11、卫星授时同步器；12、卫星授时接收器；13、1588时钟同步器；14、FPGA芯片；141、软核；142、高速模块；143、SFP+光模块；15、特定输入接口；16、特定输出接口；2、时钟同步芯片；21、辅助时钟器；3、1588时钟服务器或者控制单元；4、本地时钟；5、主板；51、光电转换接口；52、外接器件；53、服务器接口；54、服务器。

具体实施方式

下面将参考若干示例性实施方式来描述本实用新型的原理和精神。应当理解，给出这些实施方式仅仅是为使本领域技术人员能够更好地理解进而实现本实用新型，而并非以任何方式限制本实用新型的范围。相反，提供这些实施方式是为使本实用新型更加透彻和完整，并能够将本实用新型的范围完整地传达给本领域的技术人员。

下面结合附图和具体实施例对本实用新型的技术方案进一步详细阐述。

图1示出了本实用新型实施例时钟同步装置的结构示意图。

参见图1，根据本实用新型实施例第一方面，提供了一种时钟同步装置，包括：多个时钟同步组件1，每一个时钟同步组件1均用于确定时钟同步信号；时钟同步芯片2，时钟同步芯片2与多个时钟同步组件1连接，用于获得与多个时钟同步组件1对应的至少一个时钟同步信号。

本实用新型实施例提供的时钟同步装置具有功能完善且具备独立时钟接口的特点，能够满足多种应用场景的应用需求。具体的，该时钟同步装置可以连接在各种类型的板卡上，以提供独立的时钟接口和功能。如：FPGA加速卡；进一步如：5G基站FPGA加速卡。

本实用新型实施例提供的时钟同步装置包括多个时钟同步组件1，多个时钟同步组件1可以为相同类型的时钟同步组件1，也可以为不同类型的时钟同步组件1，当为不同类型的时钟同步组件1的情况下，每一种组件可以应用不同时钟同步原理的方法确定时钟同步信号。进一步的，由于时钟同步原理不同，确定的时钟同步信号同样可以为不同类型的时钟同步信号。具体的，时钟同步信号可以包括如下类型的信号至少之一：由时钟同步组件1基于内源信号确定的时钟同步信号、由时钟同步组件1基于外接时钟同步器件确定的时钟同步信号、由时钟同步组件1通过外源信号确定的时钟同步信号、由时钟同步装置依据外源信号和内源信号确定的时钟同步信号。可以理解的是，每一个时钟同步组件1的具体结构设计基于其所采用的时钟同步原理进行设计，在此不做赘述。可以理解的是，由于时钟同步装置的应用场景存在不同，多个时钟同步信号中，存在每次获得的时钟同步信号与时钟同步组件1数量不对应的情况，例如，当未外接时钟同步器件的情况下，即无法获得基于外接时钟同步器件确定的时钟同步信号，当所处环境无法接收到外源信号的情况下，即无法获得通过外源信号确定的时钟同步信号和依据外源信号和内源信号确定的时钟同步信号。通过采用多种时钟同步组件1并确定多种类型的时钟同步信号，可以使本实用新型实施例提供的时钟同步装置配置更加灵活，满足多种应用场景。进一步的，多种时钟同步组件1或其部分器件可以通过根据需要进行定制，即将多种时钟同步组件1或其部分器件形成于现场可编程逻辑门阵列(FPGA)芯片上。

基于设置有多个时钟同步组件1，本实用新型实施例可以确定多个且为不同类型的时钟同步信号。本方法将多个时钟同步组件1连接至时钟同步芯片2，以将时钟同步信号传输至时钟同步芯片2，并且，时钟同步芯片2可以在多个时钟同步信号中确定符合预设指标的至少一个时钟同步信号作为主要时钟同步信号。在时钟同步芯片2确定主要时钟同步信号后，可以基于该主要时钟同步信号对目标器件进行时钟同步。

在本实用新型实施例中，时钟同步组件1包括卫星授时同步器11；卫星授时同步器11连接有卫星授时接收器12，卫星授时接收器12用于接收来自指定卫星的标准时间；卫星授时同步器11用于根据标准时间确定第一时钟同步信号，第一时钟同步信号为时钟同步信号其中之一。

在一种实施场景下，卫星授时同步器11选为：GPS授时同步器，进一步可以选为：GPS/BD授时同步器，卫星授时接收器12可以选为与GPS/BD授时同步器对应的GPS/BD授时接收器，还例如：支持GPS/BD的GNSS接口。通过卫星授时接收器12接收来自指定卫星的标准时间，通过GPS/BD授时同步器根据指定卫星的标准时间确定第一时钟同步信号，第一时钟同步信号可以为1PPS信号，其输入到时钟同步芯片2中。同时，GPS/BD授时同步器根据指定卫星的标准时间还可以确定TOD信息，TOD信息可以引入到FPGA芯片14进行处理。

在本实用新型实施例中，时钟同步组件1包括1588时钟同步器13，时钟同步芯片2包括辅助时钟器21，1588时钟同步器13与辅助时钟器21连接，用于根据辅助时钟器21确定第二时钟同步信号，第二时钟同步信号为时钟同步信号其中之一。

在一种实施场景下，1588时钟同步器13可以形成在FPGA芯片14上，1588时钟同步器13所对应的1588算法由FPGA内部软核141和IP core实现，为配合1588时钟同步器13，在时钟同步芯片2上还包括辅助时钟器21，辅助时钟器21用于提供参考频率，1588时钟同步器13与辅助时钟器21通过时钟同步芯片2连接，使用辅助时钟器21提供的频率参考对1588时钟同步器13提供的信号进行调整，以获得第二时钟同步信号。

在本实用新型实施例中，1588时钟同步器13还连接有参考时钟器，参考时钟器用于连接以太网同步服务器，参考时钟器根据以太网同步服务器获得参考时间，1588时钟同步器13根据参考时间确定第三时钟同步信号，第三时钟同步信号为时钟同步信号其中之一。

在一种实施场景下，当外源信号为以太网同步信号，本实用新型实施例参考时钟器包括FPGA芯片14内部设置的高速模块142，通过高速模块142连接到SFP+光模块143，SFP+光模块143连接有SFP+光接口，SFP+光接口用于连接1588时钟服务器或者控制单元3(CU)，通过SFP+光模块143和SFP+光接口实现对来自1588时钟服务器或者控制单元3的信号进行光电转换，并将该信号传输至高速模块142，同时，1588时钟同步器13通过本地时钟4(156.25MHz)提供信号给高速模块142，高速模块142根据来自本地时钟4和588时钟服务器或者控制单元的信号实现10G Base-R的PHY，获得恢复的synE时钟信号，该信号同样可以作为输入信号传输至时钟同步芯片2，同时，通过1588算以恢复的synE时钟信号作为依据确定第三时钟同步信号，第三时钟同步信号同样可以为1PPS信号。

在本实用新型实施例中，时钟同步芯片2连接有特定输入接口15，特定输入接口15用于连接外接时钟同步组件1，外接时钟同步组件1用于确定第四时钟同步信号，第四时钟同步信号为时钟同步信号其中之一；其中，外接时钟同步组件1可以包括时钟同步装置。

在一种实施场景下，特定输入接口15为与外接的且具有时钟同步功能的器件所对应的输入接口，如安装有该时钟同步装置的设备或板卡上的接口相适配的输入接口，具体如，当外接时钟同步组件1、具有时钟同步组件1的设备或板卡上的接口为RJ45输出接口的情况下，本实施例的特定输入接口15可以为RJ45输入接口。通过接收来自外接时钟同步组件1、设备或板卡的时钟同步信号，即获得第四时钟同步信号，第四时钟同步信号同样可以为1PPS信号。

在本实用新型实施例中，时钟同步芯片2还连接有特定输出接口16，特定输出接口16用于连接待时钟同步器件，时钟同步芯片2通过特定输出接口16将时钟同步信号同步至待时钟同步器件。同上，本实施例可以在时钟同步芯片2上连接特定输出接口16，以向其他需要进行时钟同步的组件、设备、板卡或其他器件上输出时钟同步信号。如此操作，在多板卡串联情况下，可以实现只使用一个时钟同步装置对所有板卡进行时钟同步。可以理解的是，本实用新型实施例中，特定输入接口15和特定输出接口16的数量可以不收限制，可以为一个或多个。

在本实用新型实施例中，时钟同步芯片2还包括优先级配置组件，优先级配置组件用于根据至少一个时钟同步信号确定主要时钟同步信号。

基于上述实施方式可知，本实用新型实施例可以通过多种方式获得多种不同类型的时钟同步信号并输入至时钟同步芯片2，时钟同步芯片2可以采用PLL芯片，进一步的，时钟同步芯片2为具有多输入双通道的PLL芯片。将多个时钟同步信号输入至时钟同步芯片2，为了确定主要时钟同步信号，本实用新型实施例的时钟同步芯片2设置有优先级配置组件，用于给不同来源的时钟同步信号配置不同的优先级，实现不同时钟同步组件1的切换；根据不用的应用场景，可选择2个及以上时钟同步组件1所确定的时钟同步信号作为输入，并根据预设的优先级配置主要时钟同步信号和备用时钟同步信号，使系统更加稳健。

根据本实用新型实施例第二方面，提供了一种加速卡，加速卡包括主板5和上述第一方面任一项的时钟同步装置，时钟同步装置连接在主板5上。

本用新型实施例第一方面的时钟同步装置可以设置在加速卡的主板5上，以使加速卡具有时钟同步功能，使加速卡功能更加完备，能够满足多种场景的应用需求。

在本实用新型实施例中，主板5上还连接有光电转换接口51，光电转换接口51用于连接指定外接器件52，以实现加速卡与指定外接器件52之间的信号交互；主板5上还连接有服务器接口53，服务器接口53用于连接指定服务器54，以实现加速卡与指定服务器54之间的信号交互。

当加速卡为5G基站加速卡的情况下，为了满足5G基站加速卡的使用需求，主板5上还连接有光电转换接口51，光电转换接口51的数量可以为一个或多个，光电转换接口51用于连接指定外接器件52如RRU*4。进一步的，光电转换接口51可以选为QSFP28接口，该接口可以连接至光模块，光模块同样可以设置在FPGA芯片14上。主板5上还连接有服务器接口53，服务器接口53可以为PCIE 3.0×16接口，该接口可以连接X86服务器54，以使加速卡可以和服务器54之间进行数据交互。

根据本实用新型实施例第三方面，提供了一种计算机系统，计算机系统包括主体和上述第一方面任一项的时钟同步装置，时钟同步装置连接在主体上。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本实用新型各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本实用新型上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本实用新型实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器54、或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种时钟同步装置，包括：

多个时钟同步组件，每一个所述时钟同步组件均用于确定时钟同步信号；

时钟同步芯片，所述时钟同步芯片与所述多个时钟同步组件连接，用于获得与所述多个时钟同步组件对应的至少一个时钟同步信号。

2.根据权利要求1所述的装置，其特征在于，所述时钟同步组件包括卫星授时同步器；

所述卫星授时同步器连接有卫星授时接收器，所述卫星授时接收器用于接收来自指定卫星的标准时间；

所述卫星授时同步器用于根据所述标准时间确定第一时钟同步信号，所述第一时钟同步信号为所述时钟同步信号其中之一。

3.根据权利要求1所述的装置，其特征在于，所述时钟同步组件包括1588时钟同步器，所述时钟同步芯片包括辅助时钟器，所述1588时钟同步器与所述辅助时钟器连接，用于根据所述辅助时钟器确定第二时钟同步信号，所述第二时钟同步信号为所述时钟同步信号其中之一。

4.根据权利要求3所述的装置，其特征在于，所述1588时钟同步器还连接有参考时钟器，所述参考时钟器用于连接以太网同步服务器，所述参考时钟器根据以太网同步服务器获得参考时间，所述1588时钟同步器根据所述参考时间确定第三时钟同步信号，所述第三时钟同步信号为所述时钟同步信号其中之一。

5.根据权利要求1所述的装置，其特征在于，

所述时钟同步芯片连接有特定输入接口，所述特定输入接口用于连接外接时钟同步组件，所述外接时钟同步组件用于确定第四时钟同步信号，所述第四时钟同步信号为所述时钟同步信号其中之一；

其中，所述外接时钟同步组件包括所述时钟同步装置。

6.根据权利要求1所述的装置，其特征在于，所述时钟同步芯片还连接有特定输出接口，所述特定输出接口用于连接待时钟同步器件，所述时钟同步芯片通过特定输出接口将所述时钟同步信号同步至所述待时钟同步器件。

7.根据权利要求1-6任一项所述的装置，其特征在于，所述时钟同步芯片还包括优先级配置组件，所述优先级配置组件用于根据至少一个时钟同步信号确定主要时钟同步信号。

8.一种加速卡，所述加速卡包括主板和权利要求1-7任一项所述的时钟同步装置，所述时钟同步装置连接在所述主板上。

9.根据权利要求8所述的加速卡，其特征在于，所述主板上还连接有光电转换接口，所述光电转换接口用于连接指定外接器件，以实现所述加速卡与所述指定外接器件之间的信号交互；

所述主板上还连接有服务器接口，所述服务器接口用于连接指定服务器，以实现所述加速卡与所述指定服务器之间的信号交互。

10.一种计算机系统，其特征在于，所述计算机系统包括主体和权利要求1-7任一项所述的时钟同步装置，所述时钟同步装置连接在所述主体上。

Images