CN213876701U - 固件刷新电路和服务器 - Google Patents

Abstract

本申请提供一种固件刷新电路和服务器，固件刷新电路包括平台控制器集线器PCH芯片、数据总线以及用于存储基础输入输出系统BIOS程序的第一存储器；其中，PCH芯片包括管理引擎ME；固件刷新电路还包括复位电路和用于控制复位电路生成ME复位信号的基板管理控制器BMC，第一存储器和PCH均与数据总线连接，BMC的数据输出端与复位电路的数据输入端之间电连接，PCH芯片的数据输入端与复位电路的数据输出端之间电连接。在BMC控制更新第一存储器中BIOS时，BMC控制复位电路生成ME复位信号，该ME复位信号用于解除PCH芯片中管理引擎ME的保护机制，使服务器可以成功重启，使得服务器不会出现死机现象。

Description

固件刷新电路和服务器

技术领域

本申请涉及计算机技术领域，更具体地，涉及一种固件刷新电路和服务器。

背景技术

基础输入输出系统(Basic Input Output System，简称：BIOS)程序是一组固化到计算机内主板上一个只读存储器(Read-Only Memory，简称：ROM)上的程序，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序。

需要对ROM内BIOS程序进行刷新，通常刷新方式通过基板管理控制器(BaseboardManagement Controller，简称：BMC)设置的IP地址登录BMC界面，并通过固件更新按钮进行BIOS文件的更新，在刷新完后需要使平台控制器集线器(Platform Controller Hub，简称：PCH)芯片中管理引擎(Management Engine，简称：ME)处于解除保护机制的状态。

然而，在BIOS文件刷新完后，会出现无法解除ME保护机制的情况，导致计算机无法重启而出现死机状态。

实用新型内容

本申请提供一种固件刷新电路和服务器，旨在提供一种可以在BIOS文件刷新后准确解除ME保护机制的方案。

第一方面，本申请提供一种固件刷新电路，固件刷新电路包括：平台控制器集线器PCH芯片、数据总线以及用于存储基础输入输出系统BIOS程序的第一存储器；其中，PCH芯片包括管理引擎ME；

固件刷新电路还包括：复位电路和用于控制复位电路生成ME复位信号的基板管理控制器BMC；

第一存储器和PCH芯片均与数据总线连接，BMC的数据输出端与复位电路的数据输入端之间电连接，PCH芯片的数据输入端与复位电路的数据输出端之间电连接。

可选地，复位电路包括N个复位子电路和输出电路，其中，输出电路设有N个数据输入端；

其中一个复位子电路的数据输入端与BMC的数据输出端之间电连接，复位子电路的数据输出端与输出电路的一个数据输入端电连接，

剩余(N-1)个复位子电路的数据输出端与输出电路的(N-1)个数据输入端一一对应电连接；

输出电路的输出端与PCH芯片的数据输入端之间电连接。

可选地，复位子电路包括用于生成第一ME复位信号的第一复位控制芯片；

第一复位控制芯片的数据输入端与BMC的数据输出端之间电连接，第一复位控制芯片的数据输出端与输出电路的一个数据输入端之间电连接。

可选地，复位子电路包括生成第二ME复位信号的第二复位控制芯片和控制电路；

其中，控制电路的输出端与第二复位控制芯片的输入端之间电连接，第二复位控制芯片的数据输出端与输出电路的一个数据输入端之间电连接。

可选地，第二复位控制芯片为写入复位程序的复杂可编程逻辑器件。

可选地，复位子电路包括高电平电路、低电平电路和切换电路；

高电平电路的输出端与切换电路的第一输入端电连接，低电平电路的输出端与切换电路的第二输入端电连接，切换电路的输出端与输出电路的一个数据输入端之间电连接。

可选地，高电平电路包括限流电阻，限流电阻的第一端与电源连接，限流电阻的第二端与切换电路的第一输入端连接。

可选地，切换电路包括单刀两掷开关；单刀两掷开关包括第一静触头和第二静触头；

其中，第一静触头接地，第二静触头与限流电阻的第二端连接。

可选地，所述输出电路为与门逻辑电路。

第二方面，本申请提供一种服务器，包括第一方面及可选方案所涉及的固件刷新电路、处理器以及第二存储器；

其中，所述处理器、所述第一存储器、所述第二存储器以及所述BMC均与所述数据总线连接。

本申请提供一种固件刷新电路和服务器，包括PCH芯片、第一存储器、复位电路以及BMC，第一存储器用于存储BIOS程序，由BMC控制更新第一存储器中BIOS程序。BMC的数据输出端与复位电路的数据输入端之间电连接，PCH芯片的数据输入端与复位电路的数据输出端之间电连接，在BMC控制更新第一存储器中BIOS时，BMC控制复位电路生成ME复位信号，该ME复位信号用于解除PCH芯片中管理引擎ME的保护机制，使服务器可以成功重启，使得服务器不会出现死机现象。不依赖具体平台限制，可移植性强，方便调试及量产后的BIOS更新。

在上述实施例中，复位电路包括多个复位子电路，每个复位子电路的数据输出端均与输出电路的数据输入端之间电连接，可以实现多个复位子电路控制PCH芯片移除ME的保护机制，保证BMC在控制更新第一存储器中BIOS程序后，PCH芯片可以移除ME的保护机制，使固件刷新电路所在服务器可以成功重启，不会出现服务器死机。

此外，输出电路为与门逻辑电路，通过BMC通过I2C发送命令给PCA9554芯片，由PCA9554芯片生成ME复位信号，CPLD也可以在控制电路控制下生成ME复位信号，单刀双掷开关也可以通过切换动触头生成ME复位信号，又复位信号为低电平信号，可以实现三路独立控制PCH芯片进行复位。该方案不依赖特定平台，可移植性强，成本低，方便调试及量产后的BIOS更新。

附图说明

图1为本申请一实施例提供的固件刷新电路的结构示意图；

图2为本申请另一实施例提供的固件刷新电路的结构示意图；

图3为本申请另一实施例提供的固件刷新电路的结构示意图；

图4为图3所示固件刷新电路的工作原理示意图；

图5为本申请另一实施例提供的服务器的结构示意图。

附图标记：

10-固件刷新电路；11-PCH芯片；111-ME；12-第一存储器；13-BMC；14-复位电路；141-复位子电路；142-输出电路；15-数据总线；20-服务器；21-处理器；22-第二存储器。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的带。

BIOS程序是一组固化到计算机内主板上一个ROM上的程序，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序。BIOS的主要功能是为计算机提供最底层的、最直接的硬件设置和控制。此外，BIOS还向作业系统提供一些系统参数。

需要对ROM内BIOS程序进行刷新，通常刷新方式通过基BMC设置的IP地址登录BMC界面，并通过固件更新按钮进行BIOS文件的更新，通常情况下，在刷新完BIOS程序后需要使PCH芯片解除ME的保护机制。

然而，在BIOS文件刷新完后，会出现无法解除ME保护机制的情况，导致计算机无法重启而出现死机状态。

为了解决上述问题，本申请提供一种固件刷新电路和服务器，旨在提供一种可以在BIOS文件刷新后准确解除ME保护机制的方案。固件刷新电路包括PCH芯片、第一存储器、复位电路以及BMC。BMC的数据输出端与复位电路的数据输入端之间电连接，PCH芯片的数据输入端与复位电路的数据输出端之间电连接。在BMC控制更新第一存储器中BIOS时，BMC控制复位电路生成ME复位信号，该ME复位信号用于解除PCH芯片中管理引擎ME的保护机制，使服务器可以成功重启，使得服务器不会出现死机现象。

如图1所示，本申请实施例提供一种固件刷新电路10，其中，固件刷新电路10包括：PCH芯片11、第一存储器12、BMC 13、复位电路14以及数据总线15。其中，PCH芯片11包括ME111。

其中，第一存储器中存储有BIOS程序，由BMC 13控制更新第一存储器中的BIOS程序。可以采用现有技术方案控制更新第一存储器中的BIOS程序，此处不再赘述。

其中，PCH芯片11和第一存储器12均与数据总线15连接，BMC 13的数据输出端与复位电路的数据输入端之间电连接，PCH芯片11的数据输入端与复位电路14的数据输出端之间电连接。

在BMC 13控制更新第一存储器12中BIOS程序完成之后，BMC 13控制复位电路14，使复位电路14生成ME复位信号，该ME复位信号用于解除ME的保护机制。

更具体地，BMC 13在控制更新第一存储器12中BIOS程序之后，生成触发指令。该触发指令用于控制复位电路生成ME复位信号。

下面描述本申请提供的固件刷新电路的工作原理：在BMC 13控制更新第一存储器12中BIOS程序完成之后，BMC 13生成触发指令，并将该触发指令发送至复位电路14，复位电路14接收到触发指令，生成ME复位信号。复位电路14将ME复位信号传输至PCH芯片内，由PCH芯片解除其内部ME的保护机制，使得固件刷新电路所在服务器可以成功重启，不会出现死机现象。

在本申请实施例提供的固件刷新电路，在BMC控制更新完第一存储器内BIOS程序后，由BMC控制复位电路生成ME复位信号，以控制PCH芯片移除ME的保护机制，可以使固件刷新电路所在服务器可以成功重启，服务器不会出现死机现象。

如图2所示，本申请实施例提供一种固件刷新电路10，其中，固件刷新电路10包括：PCH芯片11、第一存储器12、BMC 13、复位电路14以及数据总线15。其中，PCH芯片11包括ME111。

其中，第一存储器中存储有BIOS程序，由BMC 13控制更新第一存储器中的BIOS程序。PCH芯片11和第一存储器12均与数据总线15连接。

其中，复位电路14包括N个复位子电路141和输出电路142，输出电路142设有N个数据输入端。

其中一个复位子电路141的数据输入端与BMC 13的数据输出端之间电连接，该复位子电路141的数据输出端与输出电路13的一个数据输入端电连接。BMC在控制更新第一存储内BIOS程序后，由BMC生成触发指令，控制与BMC连接的复位子电路141生成第一ME复位信号。也就是该路复位子电路141由BMC控制。

剩余(N-1)个复位子电路141的数据输出端与输出电路142的(N-1)个数据输入端一一对应电连接。输出电路142的输出端与PCH芯片11的数据输入端之间电连接。

每个复位子电路141均可以在其他器件控制下生成一路ME复位信号，输出电路使每一路复位子电路141输出的ME复位信号可以作用于PCH芯片11上，以实现多路复位子电路均可以控制PCH解除ME的保护机制。

下面描述本申请实施例提供的固件刷新电路的工作原理：在BMC 13控制更新第一存储器12中BIOS程序完成之后，BMC 13生成触发指令，并将该触发指令发送至与BMC连接的复位子电路141中，该与BMC连接的复位子电路141接收到触发指令后，生成第一ME复位信号。第一ME复位信号经过输出电路传输至PCH芯片内，由PCH芯片解除其内部ME的保护机制，使得固件刷新电路所在服务器可以成功重启，不会出现死机现象。

若BMC无法生成触发指令，可以控制其他复位子电路141生成ME复位信号，经过输出电路142传输至PCH芯片，进而控制PCH芯片移除ME的保护机制，使得固件刷新电路所在服务器可以成功重启，不会出现死机。

优选地，在BMC控制更新第一存储器内BIOS程序之后，可以启动计时器，若计时器到期后固件刷新电路所在服务器仍无法重启，则可以出发其他复位子电路生成ME复位信号，在BMC控制更新完第一存储器内BIOS程序后，可以成功移除ME的保护机制。

在本申请实施例提供的固件刷新电路，在BMC控制更新完第一存储器内BIOS程序后，由BMC控制复位子电路生成ME复位信号，以控制PCH芯片移除ME的保护机制，若BMC并未成功控制移除ME的保护机制，继续触发其他复位子电路生成复位信号，进而保证成功移除ME的保护机制，可以使固件刷新电路所在服务器可以成功重启，服务器不会出现死机现象。

本申请实施例提供一种固件刷新电路10，其中，固件刷新电路10包括：PCH芯片11、第一存储器12、BMC 13、复位电路14以及数据总线15。其中，PCH芯片11包括ME 111。第一存储器中存储有BIOS程序，由BMC 13控制更新第一存储器中的BIOS程序。

其中，PCH芯片11和第一存储器12均与数据总线15连接，复位电路14包括3个复位子电路141和输出电路142，输出电路142设有3个数据输入端。

第一个复位子电路包括第一复位控制芯片，第一复位控制芯片的数据输入端与BMC的数据输出端之间电连接，第一复位控制芯片的数据输出端与输出电路的一个数据输入端之间电连接，第一复位控制芯片用于在BMC的控制下生成第一ME复位信号。

第二个复位子电路包括第二复位控制芯片和控制电路，其中，控制电路的输出端与第二复位控制芯片的输入端之间电连，第二复位控制芯片的数据输出端与输出电路的一个数据输入端之间电连接。控制电路向第二复位芯片发送控制信号，第二复位控制芯片用于在接收到控制电路的控制信号后生成第二ME复位信号。

优选地，第二复位控制芯片为写入复位程序的复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)，CPLD可供用户根据自行构造逻辑功能的数字集成电路，相应地，可以通过写入复位程序的方式，将在CPLD中构建复位子电路。

第三个复位子电路包括高电平电路、低电平电路和切换电路。

其中，高电平电路的输出端与切换电路的第一输入端电连接，低电平电路的输出端与切换电路的第二输入端电连接，切换电路的输出端与输出电路的一个数据输入端之间电连接。

高电平电路用于输出高电平，低电平电路用于输出低电平，切换电路通过控制高电平电路或者低电平电路与输出电路连接，进而控制向输出电路输出高电平的保持保护机制的控制信号，或者控制向输出电路输出低电平的消除保护机制的控制信号。

下面描述本申请实施例提供的固件刷新电路的工作原理：在BMC 13控制更新第一存储器12中BIOS程序完成之后，BMC 13生成触发指令，并将该触发指令发送至与BMC连接的第一复位控制芯片中，该第一复位控制芯片接收到触发指令后，生成第一ME复位信号。第一ME复位信号经过输出电路传输至PCH芯片内，由PCH芯片解除其内部ME的保护机制，使得固件刷新电路所在服务器可以成功重启，不会出现死机现象。

若BMC无法生成触发指令，可以控制其他复位子电路141生成ME复位信号。例如：用户输入控制指令，以使控制电路生成控制信号，控制信号传输至第二复位控制芯片，触发第二复位控制芯片生成第二ME复位信号，该第二ME复位信号经由输出电路传输至PCH芯片内，由PCH芯片解除其内部ME的保护机制，使得固件刷新电路所在服务器可以成功重启，不会出现死机现象。又例如：控制切换电路，使低电平电路与输出电路之间连接，进而通过输出电路输出ME复位信号。

在本申请实施例提供的固件刷新电路，在BMC控制更新完第一存储器内BIOS程序后，由BMC控制第一复位芯片生成第一ME复位信号，以控制PCH芯片移除ME的保护机制，若BMC并未成功控制移除ME的保护机制，继续触发第二复位芯片生成复位信号，或者控制切换电路，使低电平电路与输出电路连接，进而输出ME复位电路，保证成功移除ME的保护机制，可以使固件刷新电路所在服务器可以成功重启，服务器不会出现死机现象。

如图3所示，本申请实施例提供一种固件刷新电路10，其中，固件刷新电路10包括：PCH芯片11、第一存储器12、BMC 13、复位电路14以及数据总线15。

其中，复位电路14包括3个复位子电路141和输出电路142。输出电路142为三个输入端的与门逻辑电路。

第一个复位子电路包括第一复位控制芯片，第一复位控制芯片使用型号为PCA9554的芯片。其中，PCA9554是16针CMOS器件，为I2C数据总线或者SMBus应用提供8位通用并行输入输出(General Purpose Input Output，简称：GPIO)扩展，并开发用于增强I2C数据总线I/O扩展器的NXP半导体系列。

第二个复位子电路包括第二复位控制芯片和控制电路，其中，第二复位控制芯片为写入复位程序的CPLD。

第三个复位子电路包括高电平电路、低电平电路和切换电路。高电平电路包括限流电阻，切换电路包括单刀两掷开关。

其中，限流电阻的第一端与电源连接，限流电阻的第二端与切换电路的第一输入端连接。单刀两掷开关包括第一静触头和第二静触头，第一静触头接地，第二静触头与限流电阻的第二端连接。

PCH芯片11和第一存储器12均与数据总线15连接，BMC的数据输出端与型号为PCA9554的芯片的输入端连接，型号为PCA9554的芯片的输出端和与门逻辑电路的一个输入端连接，写入复位程序的CPLD的输出端和与门逻辑电路的另一个输入端连接，单刀两掷开关的动触头的一端和与门逻辑电路的另一个输入端连接。

下面描述本申请实施例提供的固件刷新电路的工作原理：如图4所示，固件刷新系统所在服务器可以处于关机状态，也可以出开机状态。BMC 13控制更新第一存储器12中BIOS程序，也就是将新文件写入到第一存储器，将原有BIOS程序进行擦除，以实现BIOS程序刷新。BMC实时监控BIOS程序是否刷新完成，在BMC 13控制更新第一存储器12中BIOS程序完成之后，BMC 13生成触发指令，型号为PCA9554的芯片通过GPIO端口输出ME复位信号。其中，ME复位信号为低电平，低电平的ME复位信号经过与门逻辑电路后仍输出低电平的ME复位信号，进而可以控制PCH芯片移除ME的保护机制。

在BMC 13控制更新第一存储器12中BIOS程序完成之后，可以出发计时器进行计时，若计时器到期后PCH芯片仍未收到型号为PCA9554的芯片发送的复位信号，由控制电路控制CPLD生成ME复位信号。或者，使单刀两掷开关的动触头与第一静触头接触，使与门逻辑电路的一个输入端与大地连接，进而在与门路基电路的一个输入端中输入低电平的复位信号，进而可以使PCH芯片移除ME的保护机制。

在本申请实施例提供的固件刷新电路中，实时监控是否完成BIOS的刷新，在BIOS刷新完成后BMC生成触发信号，触发型号为PCA9554的芯片生成ME复位信号，以使PCH芯片移除ME的保护机制，使固件刷新电路所在服务器可以重启，避免服务器出现死机。若计时器到期后仍未收复位信号，可以控制CPLD生成复位信号或者切换单刀两掷开关的动触头使与门逻辑电路输出复位信号，进一步保证PCH芯片可以移除ME的保护机制。

如图5所示，本申请另一实施例提供服务器20，其中，服务器20包括固件刷新电路10、处理器21以及第二存储器22；

其中，处理器21、固件刷新电路10中第一存储器12、第二存储器22以及BMC 13均与数据总线15连接。

固件刷新电路10的具体结构以及工作原理已经上述实施例中详细说明，此处不再赘述。

第二存储器22中用于存储数据，尤其是计算机程序，以使处理12可以通过数据总线23读取第二存储器22中计算机程序。

在本申请实施例提供的服务器中，在BMC控制更新完第一存储器内BIOS程序后，由BMC控制复位电路生成ME复位信号，以控制PCH芯片移除ME的保护机制，可以使所在服务器可以成功重启，服务器不会出现死机现象。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案。

Claims (10)

1.一种固件刷新电路，其特征在于，固件刷新电路包括：平台控制器集线器PCH芯片、数据总线以及用于存储基础输入输出系统BIOS程序的第一存储器；其中，PCH芯片包括管理引擎ME；

所述固件刷新电路还包括：复位电路和用于控制所述复位电路生成ME复位信号的基板管理控制器BMC；

所述第一存储器和所述PCH芯片均与所述数据总线连接，所述BMC的数据输出端与所述复位电路的数据输入端之间电连接，所述PCH芯片的数据输入端与所述复位电路的数据输出端之间电连接。

2.根据权利要求1所述的固件刷新电路，其特征在于，所述复位电路包括N个复位子电路和输出电路，其中，所述输出电路设有N个数据输入端；

其中一个复位子电路的数据输入端与所述BMC的数据输出端之间电连接，所述复位子电路的数据输出端与所述输出电路的一个数据输入端电连接，

剩余(N-1)个复位子电路的数据输出端与所述输出电路的(N-1)个数据输入端一一对应电连接；

所述输出电路的输出端与所述PCH芯片的数据输入端之间电连接。

3.根据权利要求2所述的固件刷新电路，其特征在于，所述复位子电路包括用于生成第一ME复位信号的第一复位控制芯片；

所述第一复位控制芯片的数据输入端与所述BMC的数据输出端之间电连接，所述第一复位控制芯片的数据输出端与所述输出电路的一个数据输入端之间电连接。

4.根据权利要求2所述的固件刷新电路，其特征在于，所述复位子电路包括生成第二ME复位信号的第二复位控制芯片和控制电路；

其中，所述控制电路的输出端与所述第二复位控制芯片的输入端之间电连接，所述第二复位控制芯片的数据输出端与所述输出电路的一个数据输入端之间电连接。

5.根据权利要求4所述的固件刷新电路，其特征在于，所述第二复位控制芯片为写入复位程序的复杂可编程逻辑器件。

6.根据权利要求2所述的固件刷新电路，其特征在于，所述复位子电路包括高电平电路、低电平电路和切换电路；

所述高电平电路的输出端与所述切换电路的第一输入端电连接，所述低电平电路的输出端与所述切换电路的第二输入端电连接，所述切换电路的输出端与所述输出电路的一个数据输入端之间电连接。

7.根据权利要求6所述的固件刷新电路，其特征在于，所述高电平电路包括限流电阻，所述限流电阻的第一端与电源连接，所述限流电阻的第二端与切换电路的第一输入端连接。

8.根据权利要求7所述的固件刷新电路，其特征在于，所述切换电路包括单刀两掷开关；所述单刀两掷开关包括第一静触头和第二静触头；

其中，所述第一静触头接地，所述第二静触头与所述限流电阻的第二端连接。

9.根据权利要求2所述的固件刷新电路，其特征在于，所述输出电路为与门逻辑电路。

10.一种服务器，其特征在于，包括如权利要求1至8所述的固件刷新电路、处理器以及第二存储器；

其中，所述处理器、所述第一存储器、所述第二存储器以及所述BMC均与所述数据总线连接。

Images