CN213751073U - 安全芯片装置和系统 - Google Patents

Abstract

本实用新型涉及一种安全芯片装置和系统，属于信息安全技术领域，解决采用底层软件进行身份认证和数据加密处理会增加CPU的额外负担并且处理效率低下的问题。该装置包括：接口转换芯片、SOC安全芯片和电压转换电路，接口转换芯片，与计算机的USB接口连接，用于将USB接口转换为SPI接口、IIC接口和GPIO接口；SOC安全芯片，经由SPI接口、IIC接口和GPIO接口与接口转换芯片接口连接；以及电压转换电路，与接口转换芯片和SOC安全芯片电连接，并向接口转换芯片和SOC安全芯片供电，用于将USB接口提供的第一电压转换为接口转换芯片和SOC安全芯片需要的第二电压，其中，第一电压不同于第二电压。用硬件电路加密的方式不占用CPU资源，提高了数据处理的效率。

Description

安全芯片装置和系统

技术领域

本实用新型涉及信息安全技术领域，尤其涉及一种安全芯片装置和系统。

背景技术

随着计算机信息技术的快速发展，信息化建设在各行各业都起着非常关键的作用。但是，信息化带来快捷和方便的同时，也带来了潜在安全隐患。数据如果以明文的方式无论是通过网络或者存在本地，极易受到黑客的攻击，因此有必要对那些敏感的数据加强防护，进行必要的身份认证和数据加密处理。

针对上述问题，如果采用底层软件来进行身份认证和数据加密处理，则会增加CPU的额外负担，并且处理效率低下。

实用新型内容

鉴于上述的分析，本实用新型旨在提供一种安全芯片装置和系统，用以解决采用底层软件进行身份认证和数据加密处理，会增加CPU的额外负担并且处理效率低下的问题。

本实用新型的目的主要是通过以下技术方案实现的：

一种安全芯片装置包括：接口转换芯片、SOC安全芯片和电压转换电路，所述接口转换芯片，与上位机的USB接口连接，用于将所述USB接口转换为SPI接口、IIC接口和GPIO接口；所述SOC安全芯片，经由所述SPI接口、所述IIC接口和所述GPIO接口与所述接口转换芯片接口连接；以及所述电压转换电路，与所述接口转换芯片和所述SOC安全芯片电连接，并向所述接口转换芯片和所述SOC安全芯片供电，用于将所述USB接口提供的第一电压转换为所述接口转换芯片和所述SOC安全芯片需要的第二电压，其中，所述第一电压不同于所述第二电压。

上述方案的有益效果如下：该安全芯片装置能够用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

基于上述方案的进一步改进，安全芯片装置还包括：第一电阻器、第二电阻器、第三电阻器、第一电容器、第二电容器、第三电容器和电感器，其中，所述电压转换电路包括：电压输入VIN管脚，经由所述第三电阻器与所述USB接口的VBUS管脚连接以及所述第三电阻器和所述VBUS管脚的第一连接点经由所述第二电容器与接地端连接，其中，所述VBUS管脚提供所述第一电压；GND管脚，与所述接地端连接；使能EN管脚，与所述第一电压VBUS连接；转换电压输出SW管脚，用于输出所述第二电压VCCIO，经由串联的所述电感器和所述第三电容器与所述接地端连接，以及所述电感器和所述第三电容器之间的第二连接点分别与所述接口转换芯片和所述SOC安全芯片连接；以及反馈FB管脚，分别与所述第一电容器的第一端、所述第一电阻器的第一端和所述第二电阻器的第一端连接，所述第一电容器的第二端和所述第一电阻器的第二端分别与所述第二连接点连接，以及所述第二电阻器的第二端与所述GND管脚连接。

上述方案的有益效果如下：电压转换电路能够将USB接口提供的第一电压转换为第二电压，以为接口转换芯片和SOC安全芯片提供第二电压电源。

基于上述方案的进一步改进，所述SPI接口支持1线、2线和3线模式，其中，所述接口转换芯片的SPI接口工作在主机模式以及所述SOC安全芯片的SPI接口工作在从机模式。

基于上述方案的进一步改进，安全芯片装置还包括与所述接口转换芯片连接的时钟模块，所述时钟模块包括石英晶体振荡器、第四电容器、第五电容器和第四电阻器，其中，所述石英晶体振荡器包括：所述石英晶体振荡器的两个G管脚，与接地端连接；输入端，与所述第四电阻器的第一端连接，以及经由所述第四电容器与所述接地端连接；以及输出端，与所述第四电阻器的第二端连接，以及经由所述第五电容器与所述接地端连接。

上述方案的有益效果如下：时钟模块能够提供12M无源晶振以向电压转换电路提供时钟信号。

基于上述方案的进一步改进，所述SOC安全芯片包括多个算法单元，用于进行RSA、SM1、SM2、SM3、SM4和SHA-256加密计算。

基于上述方案的进一步改进，所述SOC安全芯片包括：CPU，用于通过AHB总线连接Hash算法模块和所述多个算法单元；存储管理模块EMMU，用于通过所述AHB总线连接所述CPU和直接访问单元DMA，并且所述存储管理模块EMMU直接连接ROM、FLASH和SRAM；以及四个随机数发生器TRNG，通过所述APB总线分别与所述SPI接口、所述IIC接口和所述GPIO接口连接。

基于上述方案的进一步改进，安全芯片装置还包括：第六电容器、第七电容器、第五电阻器、第六电阻器、第七电阻器、第八电阻器和第九电阻器，其中，所述接口转换芯片包括：DM管脚，与所述USB接口的数据线负极USB DN管脚连接；DP管脚，与所述USB接口的数据线正极USB DP管脚连接；VBUS_DET管脚和VCCIN管脚，分别与所述USB接口的VBUS管脚连接；参考电压输入RREF管脚，经由并联的所述第六电容器和所述第九电阻器接地；芯片工作模式选择DCNF0/DCNF1管脚，分别与接地端连接；复位RESETn管脚，经由所述第五电阻器与所述第二电压连接以及经由所述第七电容器与所述接地端连接；STEST_RESETn管脚，经由所述第六电阻器与所述第二电压VCCIO连接；调试DEBUGGER管脚，经由所述第七电阻器与所述第二电压VCCIO连接；VCCIO管脚，与所述第二电压VCCIO连接；SS管脚，经由所述第八电阻器与所述第二电压VCCIO连接；时钟输出XCSO管脚，与所述石英晶体振荡器的所述输入端连接；时钟输入XCSI管脚，与所述石英晶体振荡器的所述输出端连接；以及GND管脚，分别与所述接口转换芯片的DGND管脚、UGND管脚和AGND管脚连接。

基于上述方案的进一步改进，所述接口转换芯片包括：时钟线SCL/GPIO0管脚，经由第十电阻器与所述SOC安全芯片的时钟线SCL/GPIO3管脚连接；数据线SDA/GPIO1管脚，经由第十一电阻器与所述SOC安全芯片的数据线SDA/GPIO2管脚连接；GPIO2和GPIO3管脚，分别经由第十二电阻器和第十三电阻器与所述SOC安全芯片的GPIO0和GPIO1管脚连接；片选SS0O管脚，经由第十四电阻器与所述SOC安全芯片的片选SSn/GPIO8管脚连接；时钟SCK管脚，经由第十五电阻器与所述SOC安全芯片的时钟SCK管脚连接；数据接口MISO管脚，经由第十六电阻器与所述SOC安全芯片的输入输出IO1/GPIO7管脚连接；数据接口MOSI管脚，经由第十七电阻器与所述SOC安全芯片的输入输出IO0/GPIO6管脚连接；输出输出IO2管脚，经由第十八电阻器与所述SOC安全芯片的输入输出IO2/GPIO4管脚连接；以及输出输出IO3管脚，经由第十九电阻器与所述SOC安全芯片的输入输出IO3/GPIO5管脚连接。

上述方案的有益效果如下：接口转换芯片将USB接口转换为SPI接口、IIC接口和GPIO接口，使得该安全芯片装置能够经由接口转换芯片与配置有USB接口的上位机通信连接。

基于上述方案的进一步改进，安全芯片装置还包括所述SOC安全芯片包括：VCC管脚，经由第十四电容器和第十五电容器与接地端连接，以及经由第二十电阻器与所述第二电压VCCIO连接；VCCIO管脚，经由多个去耦电容器与接地端连接，以及与所述第二电压VCCIO连接；DGND和AGND管脚，与所述接地端连接；以及VDD_CORE管脚，经由第十六电容器和第十七电容器与所述接地端连接。

基于上述方案的进一步改进，所述USB接口提供的第一电压为5V；以及所述接口转换芯片和所述SOC安全芯片需要的第二电压为1.8V。

一种安全芯片系统包括：以上实施例所述的安全芯片装置。

基于上述方案的进一步改进，安全芯片系统，还包括上位机，所述上位机经由USB接口与所述安全芯片装置的接口转换芯片连接，用于在接口转换芯片重启后，选择SPI接口、IIC接口和GPIO接口中的一个处于工作状态。

与现有技术相比，本实用新型至少可实现如下有益效果之一：

1、安全芯片装置能够用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

2、电压转换电路能够将USB接口提供的第一电压转换为第二电压，以为接口转换芯片和SOC安全芯片提供第二电压电源。

3、时钟模块能够提供12M无源晶振以向电压转换电路提供时钟信号。

4、接口转换芯片将USB接口转换为SPI接口、IIC接口和GPIO接口，使得该安全芯片装置能够经由接口转换芯片与配置有USB接口的上位机通信连接。

本实用新型中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本实用新型的其他特征和优点将在随后的内容中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过文字以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本实用新型的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为根据本实用新型实施例的安全芯片装置的框图。

图2为根据本实用新型实施例的USB接口的管脚示意图；

图3为根据本实用新型实施例的接口转换芯片的管脚连接示意图；

图4为根据本实用新型实施例的电压转换电路的管脚连接示意图；

图5为根据本实用新型实施例的SOC安全芯片的管脚连接示意图。

图6为根据本实用新型实施例的SOC安全芯片的结构图。

具体实施方式

下面结合附图来具体描述本实用新型的优选实施例，其中，附图构成本申请一部分，并与本实用新型的实施例一起用于阐释本实用新型的原理，并非用于限定本实用新型的范围。

本实用新型的一个具体实施例，公开了一种安全芯片装置。参考图1，安全芯片装置包括：接口转换芯片102、SOC安全芯片104和电压转换电路106。接口转换芯片102与上位机的USB接口连接，用于将USB接口转换为SPI接口、IIC接口和GPIO接口。SOC安全芯片104经由SPI接口、IIC接口和GPIO接口与接口转换芯片102接口连接。电压转换电路106与接口转换芯片102和SOC安全芯片104电连接，并向接口转换芯片102和SOC安全芯片104供电，用于将USB接口提供的第一电压转换为接口转换芯片102和SOC安全芯片104需要的第二电压，其中，第一电压不同于第二电压。

与现有技术相比，本实施例提供的安全芯片装置能够用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

下文中，参考图1至图6，对安全芯片装置进行详细描述。安全芯片装置包括：第一电阻器R1、第二电阻器R2、第三电阻器R3、第一电容器C1、第二电容器C2、第三电容器C3、电感器L1、第六电容器C6、第七电容器C7、第五电阻器R5、第六电阻器R6、第七电阻器R7、第八电阻器R8、第九电阻器R9、第十电阻器R10、第十一电阻器R11、第十二电阻器R12、第十三电阻器R13、第十四电阻器R14、第十五电阻器R15、第十六电阻器R16、第十七电阻器R17、第十八电阻器R18、第十九电阻器R19、接口转换芯片102、SOC安全芯片104、电压转换电路106和时钟模块108。

参考图1，接口转换芯片102与计算机的USB接口连接，用于将USB接口转换为SPI接口、IIC接口和GPIO接口。SOC安全芯片104经由SPI接口、IIC接口和GPIO接口与接口转换芯片102接口连接。电压转换电路106与接口转换芯片102和SOC安全芯片104电连接，并向接口转换芯片102和SOC安全芯片104供电，用于将USB接口提供的第一电压转换为接口转换芯片102和SOC安全芯片104需要的第二电压，其中，第一电压不同于第二电压。

参考图2，USB接口包括：GND管脚、S1管脚、S2管脚、S3管脚、S4管脚，与接地端连接。ID管脚悬空，数据线正极D+与接口转换芯片102的DM管脚连接以及数据线负极D-(USB DN)与接口转换芯片102的DP管脚(USB DP)连接。VBUS管脚经由电容器C18和C19与接地端连接。

参考图4，电压转换电路106包括：电压输入VIN管脚，经由第三电阻器R3与USB接口的VBUS管脚连接以及第三电阻器R3和VBUS管脚的第一连接点经由第二电容器C2与接地端连接，其中，VBUS管脚提供第一电压。USB接口提供的第一电压为5V。GND管脚与接地端连接。使能EN管脚与第一电压VBUS连接。转换电压输出SW管脚用于输出第二电压VCCIO，经由串联的电感器L1和第三电容器C3与接地端连接，以及电感器L1和第三电容器C3之间的第二连接点分别与接口转换芯片102和SOC安全芯片104连接。接口转换芯片102和SOC安全芯片104需要的第二电压为1.8V。反馈FB管脚分别与第一电容器C1的第一端、第一电阻器R1的第一端和第二电阻器R2的第一端连接，第一电容器C1的第二端和第一电阻器R1的第二端分别与第二连接点连接，以及第二电阻器R2的第二端与GND管脚连接。

参考图3，时钟模块108与接口转换芯片连接的，时钟模块108包括石英晶体振荡器Y1、第四电容器C4、第五电容器C5和第四电阻器R4，其中，石英晶体振荡器包括：石英晶体振荡器的两个G管脚，与接地端连接；输入端，与第四电阻器R4的第一端连接，以及经由第四电容器C4与接地端连接；以及输出端，与第四电阻器R4的第二端连接，以及经由第五电容器C5与接地端连接。

参考图3，接口转换芯片102包括：参考电压输入RREF管脚，经由并联的第六电容器C6和第九电阻器R9接地；DM管脚，与USB接口的数据线负极USB DN管脚连接；DP管脚，与USB接口的数据线正极USB DP管脚连接；芯片工作模式选择DCNF0/DCNF1管脚，分别与接地端连接；复位RESETn管脚，经由第五电阻器R5与第二电压连接以及经由第七电容器C7与接地端连接；STEST_RESETn管脚，经由第六电阻器R6与第二电压VCCIO连接；调试DEBUGGER管脚，经由第七电阻器R7与第二电压VCCIO连接；VBUS_DET管脚和VCCIN管脚，分别与USB接口的VBUS管脚连接；VCCIO管脚，与第二电压VCCIO连接；SS管脚，经由第八电阻器R8与第二电压VCCIO连接；时钟输出XCSO管脚，与石英晶体振荡器的输入端连接；时钟输入XCSI管脚，与石英晶体振荡器的输出端连接；以及GND管脚，分别与接口转换芯片的DGND管脚、UGND管脚和AGND管脚连接。

SPI接口支持1线、2线和3线模式，其中，接口转换芯片102的SPI接口工作在主机模式以及SOC安全芯片104的SPI接口工作在从机模式。

参考图6，SOC安全芯片104包括多个算法单元，用于进行RSA、SM1、SM2、SM3、SM4和SHA-256加密计算。SOC安全芯片104包括：CPU，用于通过AHB总线连接Hash算法模块和多个算法单元；存储管理模块EMMU，用于通过AHB总线连接CPU和直接访问单元DMA，并且存储管理模块EMMU直接连接ROM、FLASH和SRAM；以及四个随机数发生器TRNG，通过APB总线分别与SPI接口、IIC接口和GPIO接口连接。

参考图3和图5接口转换芯片102包括：时钟线SCL/GPIO0管脚，经由第十电阻器R10与SOC安全芯片的时钟线SCL/GPIO3管脚连接；数据线SDA/GPIO1管脚，经由第十一电阻器R11与SOC安全芯片的数据线SDA/GPIO2管脚连接；GPIO2和GPIO3管脚，分别经由第十二电阻器R12和第十三电阻器R13与SOC安全芯片的GPIO0和GPIO1管脚连接；片选SS0O管脚，经由第十四电阻器R14与SOC安全芯片的片选SSn/GPIO8管脚连接；时钟SCK管脚，经由第十五电阻器R15与SOC安全芯片的时钟SCK管脚连接；数据接口MISO管脚，经由第十六电阻器R16与SOC安全芯片的输入输出IO1/GPIO7管脚连接；数据接口MOSI管脚，经由第十七电阻器R17与SOC安全芯片的输入输出IO0/GPIO6管脚连接；输出输出IO2管脚，经由第十八电阻器R18与SOC安全芯片的输入输出IO2/GPIO4管脚连接；以及输出输出IO3管脚，经由第十九电阻器R19与SOC安全芯片的输入输出IO3/GPIO5管脚连接。

参考图5，SOC安全芯片104包括：VCC管脚，经由第十四电容器(去耦电容器)C14和第十五电容器C15(去耦电容器)与接地端连接，以及经由第二十电阻器R20与第二电压VCCIO连接；VCCIO管脚，经由多个去耦电容器C8、C9、C10、C11、C12和C13与接地端连接，以及与第二电压VCCIO连接；DGND和AGND管脚，与接地端连接；以及VDD_CORE管脚，经由第十六电容器(去耦电容器)C16和第十七电容器(去耦电容器)C17与接地端连接。

本实用新型的一个具体实施例，公开了一种安全芯片系统，包括：以上任一个实施例的安全芯片装置。安全芯片系统还包括上位机，上位机经由USB接口与安全芯片装置接口连接。在安全芯片装置的接口转换芯片重启后，选择SPI接口、IIC接口和GPIO接口中的一个处于工作状态，使接口转换芯片经由选择的接口与SOC安全芯片进行数据通信。

下文中，参考图1，以具体实例的方式，对安全芯片装置进行详细描述。

本实用新型所述安全芯片应用装置中，计算机将待处理的数据经USB传输到接口转换芯片模块，由接口转换芯片模块自带USB接口转SPI接口(或者IIC接口，或者GPIO接口)的功能，把待处理的数据进行转换后传给SOC安全芯片模块处理后，再通过接口转换芯片模块把结果传回到计算机上，从而实现用硬件的方式完成身份认证和数据对称加密功能。

本实用新型安全芯片应用装置，采用技术方案如下：本实用新型装置包括接口转换芯片、SOC安全芯片、时钟模块和电源模块，如图1所示。

本实施例中所述接口转换芯片采用FT4222芯片，FT4222芯片实现从USB接口转SPI、IIC和GPIO接口的功能。

本实施例中所述SOC安全芯片采用BHZ-S03芯片，BHZ-SO3芯片采用ARM公司的高性能32位SC000，基于AHB和APB双总线体系架构设计，拥有高速SPI、I2C、GPIO等多种通信接口；支持RSA、SM1、SM2、SM3、SM4、SHA-256等国密算法，并支持CRC的安全传输机制，其中，CRC即循环冗余校验码(Cyclic Redundancy Check):是数据通信领域中最常用的一种查错校验码,其特征是信息字段和校验字段的长度可以任意选定。例如，哈希函数又称散列算法，是一种从任何一种数据中创建小的数字“指纹”的方法。散列函数把消息或数据压缩成摘要，使得数据量变小，将数据的格式固定下来。该函数将数据打乱混合，重新创建一个叫做散列值(或哈希值)的指纹。散列值通常用一个短的随机字母和数字组成的字符串来代表。对于任意长度的消息，SHA256都会产生一个256bit长的哈希值，称作消息摘要。这个摘要相当于是个长度为32个字节的数组，通常用一个长度为64的十六进制字符串来表示。内嵌256KB FLASH，通用32KB CPU RAM，支持多种模式的DMA传输，加速存取速度；内置4个随机数发生器，提供电压检测、频率检测、温度检测等3种探测单元；并具有硬件防DPA/SPA功能、存储器数据地址加解密机制、“蛛网”有源屏蔽层等一系列安全措施。

本实施例中所述SPI接口支持1线，2线和4线模式，最高频率支持30M传输；FT4222芯片的SPI接口工作在MASTER模式，BHZ-S03安全芯片的SPI接口工作在SLAVE模式；

本实施例中所述安全芯片应用装置所包含的电源模块输出电压为1.8V，1.8V电压是FT4222芯片和BHZ-S03安全芯片的输入输出端口电压。1.8V电压通过TLV62568APDRL电压转换芯片转换得到。同时，1.8V电压会通过电容进行滤波。TLV62568APDRL电压转换芯片的输入电压为5V，来自USB接口。电压转换芯片可以根据需要通过设置R1和R2的电阻值，将5V电压转换为其他电压，例如，2.5V电压、3V电压或3.3V电压。

本实施例中所述安全芯片应用装置包括时钟模块，采用12M无源晶振，连接到FT4222芯片的时钟引脚。

本实施例中所述安全芯片应用装置中，计算机将待处理的数据经USB传输到FT4222芯片模块，由FT4222芯片模块自带USB接口转SPI接口(或者IIC接口，或者GPIO接口)的功能，把待处理的数据进行转换后传给BHZ-S03安全芯片，BHZ-S03安全芯片将收到的数据包解析，或对数据做签名处理，或对数据做加密处理等等，将处理后的数据再通过FT4222芯片模块把结果传回到计算机上，从而实现用硬件的方式完成了身份认证和数据对称加密功能。这种用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

本实用新型针对现有技术不足之处，提供了一种安全芯片装置。

本实用新型安全芯片装置，采用技术方案如下：该装置连接在计算机USB接口上，用硬件的方式实现身份认证和数据对称加密，其结构包括接口转换芯片、SOC安全芯片、时钟模块和电源模块。

优选的，所述接口转换芯片实现了从USB接口转SPI(Serial PeripheralInterface，称为串行外设接口)、IIC(I²C，Inter－Integrated Circuit)和GPIO(General-purpose input/output，称为通用输入与输出)接口的功能。具体地，I²C为一种串行总线方式，只需要两根线：一根是数据线(SDA)，一根时钟线(SCL)。

优选的，所述SOC安全芯片支持高速SPI、I2C、GPIO等多种通信接口，并支持RSA、SM1、SM2、SM3、SM4、SHA-256等国密算法。

优选的，所述SPI接口支持1线，2线和4线模式，最高时钟频率支持30M传输；接口转换芯片的SPI接口工作在MASTER模式，SOC安全芯片的SPI接口工作在SLAVE模式。

优选的，所述安全芯片应用装置所包含的电源模块实现了5-1.8V电压转换的DC-DC稳压电路。

优选的，所述安全芯片应用装置包括时钟模块，采用12M无源晶振，连接接口转化芯片时钟引脚。

优选的，所述安全芯片应用装置中，计算机的待处理的数据经USB传输到接口转换芯片模块，由接口转换芯片模块自带USB接口转SPI接口(或者IIC接口，或者GPIO接口)的功能，把待处理的数据进行转换后传给SOC安全芯片模块处理后，再通过接口转换芯片模块把结果传回到计算机上，从而实现身份认证和数据对称加密功能。这种用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

安全芯片采用ARM SC000 CPU核实现中央控制，程序存储空间在36KB ROM和片内256KB FLASH。程序变量暂存在系统SRAM中，大小是32KB。CPU可以通过系统总线，访问各个IP的控制寄存器，从而调度各个IP完成特定的工作。系统提供中断和DMA服务，实现IP请求的快速响应和数据快速传输。

参考图6，功能框图中各个模块分别说明如下：

CPU，基于ARM的32位安全CPU核——SC000；

AHB总线，用于传输数据和指令；

APB慢速总线，用于传输数据和指令；

EMMU存储管理模块，用于实现存储器映射，对芯片管理程序/数据、工厂码、密码运算单元程序及用户程序进行权限管理等功能；

DMA，直接访问控制单元，用于在存储单元和各密码运算单元之间直接存取数据；

ROM(只读存储器)是存放程序的存储器，它具备不可改写的特点，也就是说程序是在芯片制造的过程中被固化到芯片中的，不能在芯片使用过程中被改写；

RAM和寄存器文件是存放CPU运行的中间数据的存储器；

FLASH是存放用户程序和数据的非易失性存储器；

RAM_Matrix，与AHB总线连接，CPU、密码运算单元通过它能直接访问SPI_Buffer中的数据；

DES密码算法模块，实现DES密码算法的加密和解密功能；

AES密码算法模块，实现AES密码算法的加密和解密功能；

PKU协处理器实现大数模加、模减、模乘、模幂等运算功能，及大数模乘和椭圆曲线点运算功能；

SM1密码算法模块，实现SM1密码算法的加密和解密功能；

SM4密码算法模块，实现SM4密码算法的加密和解密功能；

HASH算法模块实现杂凑算法的关键函数的运算；

CKMU时钟控制单元，用于设置系统和密码算法模块工作频率；

RST上下电复位，产生本芯片中所有电路模块的复位信号；

PWMU电源管理单元，上下电和功耗控制；

FD\VD\TD异常探测电路，能够探测外部电源电压、温度、频率，用来防止非法攻击；

CRC模块，用来实现CRC16的数据校验；

TIMER计数器/定时器，可作为计数器或者定时器使用，是常用的微控制器的功能部件；

WDT看门狗模块，可实现看门狗复位功能；

TRNG真随机数发生器，共四路，用于产生符合安全要求的随机数序列，随机数用于密钥生成、数字签名等重要功能；

MSEQ模块，实现随机数的数字后处理功能；

OSC内部振荡器，是本芯片的时钟源；

SPI接口，实现与微控制器或其他设备的数据的高速传输；

I²C接口，实现I2C协议接口功能，可外接I2C接口设备；

GPIO接口，实现外部中断等微控制器常用的通讯功能。

二、安全芯片的工作原理

安全芯片主要是基于国密算法实现多种身份认证和数据对称加密的安全功能。满足嵌入式设备等物联网终端，可提供跨平台网络身份认证解决方案。

芯片基于AHB和APB双总线体系架构设计，采用ARM安全处理器，配备丰富FLASH和RAM空间，支持SM1、SM2、SM3、SM4、SHA-256、RSA等密码运算单元，以及高速SPI、I²C和GPIO等多种通信接口，可用于物联网设备安全模块单元，具备较高的安全保护等级。

与现有技术相比，本实用新型至少可实现如下有益效果之一：

1、安全芯片装置能够用硬件电路加密的方式不占用CPU资源，极大的提高了数据处理的效率。

2、电压转换电路能够将USB接口提供的第一电压转换为第二电压，以为接口转换芯片和SOC安全芯片提供第二电压电源。

3、时钟模块能够提供12M无源晶振以向电压转换电路提供时钟信号。

4、接口转换芯片将USB接口转换为SPI接口、IIC接口和GPIO接口，使得该安全芯片装置能够经由接口转换芯片与配置有USB接口的上位机通信连接。

本领域技术人员可以理解，本实用新型不涉及任何软件方面的改进。本实用新型仅需要将各个具有相应功能的装置通过本实用新型实施例所给出的连接关系进行连接即可，其中并不涉及任何程序软件方面的改进。而至于各个相应功能的硬件装置之间的连接方式，均是本领域技术人员可以采用现有技术实现的，在此不做详细说明。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (12)

1.一种安全芯片装置，其特征在于，包括：接口转换芯片、SOC安全芯片和电压转换电路，

所述接口转换芯片，与上位机的USB接口连接，用于将所述USB接口转换为SPI接口、IIC接口和GPIO接口；

所述SOC安全芯片，经由所述SPI接口、所述IIC接口和所述GPIO接口与所述接口转换芯片接口连接；以及

所述电压转换电路，与所述接口转换芯片和所述SOC安全芯片电连接，并向所述接口转换芯片和所述SOC安全芯片供电，用于将所述USB接口提供的第一电压转换为所述接口转换芯片和所述SOC安全芯片需要的第二电压，其中，所述第一电压不同于所述第二电压。

2.根据权利要求1所述的安全芯片装置，其特征在于，还包括：第一电阻器、第二电阻器、第三电阻器、第一电容器、第二电容器、第三电容器和电感器，其中，所述电压转换电路包括：

电压输入VIN管脚，经由所述第三电阻器与所述USB接口的VBUS管脚连接以及所述第三电阻器和所述VBUS管脚的第一连接点经由所述第二电容器与接地端连接，其中，所述VBUS管脚提供所述第一电压；

GND管脚，与所述接地端连接；

使能EN管脚，与所述第一电压VBUS连接；

转换电压输出SW管脚，用于输出所述第二电压VCCIO，经由串联的所述电感器和所述第三电容器与所述接地端连接，以及所述电感器和所述第三电容器之间的第二连接点分别与所述接口转换芯片和所述SOC安全芯片连接；以及

反馈FB管脚，分别与所述第一电容器的第一端、所述第一电阻器的第一端和所述第二电阻器的第一端连接，所述第一电容器的第二端和所述第一电阻器的第二端分别与所述第二连接点连接，以及所述第二电阻器的第二端与所述GND管脚连接。

3.根据权利要求2所述的安全芯片装置，其特征在于，所述SPI接口支持1线、2线和3线模式，其中，所述接口转换芯片的SPI接口工作在主机模式以及所述SOC安全芯片的SPI接口工作在从机模式。

4.根据权利要求2所述的安全芯片装置，其特征在于，还包括与所述接口转换芯片连接的时钟模块，所述时钟模块包括石英晶体振荡器、第四电容器、第五电容器和第四电阻器，其中，所述石英晶体振荡器包括：

所述石英晶体振荡器的两个G管脚，与接地端连接；

输入端，与所述第四电阻器的第一端连接，以及经由所述第四电容器与所述接地端连接；以及

输出端，与所述第四电阻器的第二端连接，以及经由所述第五电容器与所述接地端连接。

5.根据权利要求2所述的安全芯片装置，其特征在于，所述SOC安全芯片包括多个算法单元，用于进行RSA、SM1、SM2、SM3、SM4和SHA-256加密计算。

6.根据权利要求5所述的安全芯片装置，其特征在于，所述SOC安全芯片包括：

CPU，用于通过AHB总线连接Hash算法模块和所述多个算法单元；

存储管理模块EMMU，用于通过所述AHB总线连接所述CPU和直接访问单元DMA，并且所述存储管理模块EMMU直接连接ROM、FLASH和SRAM；以及

四个随机数发生器TRNG，通过APB总线分别与所述SPI接口、所述IIC接口和所述GPIO接口连接。

7.根据权利要求4所述的安全芯片装置，其特征在于，还包括：第六电容器、第七电容器、第五电阻器、第六电阻器、第七电阻器、第八电阻器和第九电阻器，其中，所述接口转换芯片包括：

DM管脚，与所述USB接口的数据线负极USB DN管脚连接；

DP管脚，与所述USB接口的数据线正极USB DP管脚连接；

VBUS_DET管脚和VCCIN管脚，分别与所述USB接口的VBUS管脚连接；

参考电压输入RREF管脚，经由并联的所述第六电容器和所述第九电阻器接地；

芯片工作模式选择DCNF0/DCNF1管脚，分别与接地端连接；

复位RESETn管脚，经由所述第五电阻器与所述第二电压连接以及经由所述第七电容器与所述接地端连接；

STEST_RESETn管脚，经由所述第六电阻器与所述第二电压VCCIO连接；

调试DEBUGGER管脚，经由所述第七电阻器与所述第二电压VCCIO连接；

VCCIO管脚，与所述第二电压VCCIO连接；

SS管脚，经由所述第八电阻器与所述第二电压VCCIO连接；

时钟输出XCSO管脚，与所述石英晶体振荡器的所述输入端连接；

时钟输入XCSI管脚，与所述石英晶体振荡器的所述输出端连接；以及

GND管脚，分别与所述接口转换芯片的DGND管脚、UGND管脚和AGND管脚连接。

8.根据权利要求7所述的安全芯片装置，其特征在于，所述接口转换芯片包括：

时钟线SCL/GPIO0管脚，经由第十电阻器与所述SOC安全芯片的时钟线SCL/GPIO3管脚连接；

数据线SDA/GPIO1管脚，经由第十一电阻器与所述SOC安全芯片的数据线SDA/GPIO2管脚连接；

GPIO2和GPIO3管脚，分别经由第十二电阻器和第十三电阻器与所述SOC安全芯片的GPIO0和GPIO1管脚连接；

片选SS0O管脚，经由第十四电阻器与所述SOC安全芯片的片选SSn/GPIO8管脚连接；

时钟SCK管脚，经由第十五电阻器与所述SOC安全芯片的时钟SCK管脚连接；

数据接口MISO管脚，经由第十六电阻器与所述SOC安全芯片的输入输出IO1/GPIO7管脚连接；

数据接口MOSI管脚，经由第十七电阻器与所述SOC安全芯片的输入输出IO0/GPIO6管脚连接；

输出输出IO2管脚，经由第十八电阻器与所述SOC安全芯片的输入输出IO2/GPIO4管脚连接；以及

输出输出IO3管脚，经由第十九电阻器与所述SOC安全芯片的输入输出IO3/GPIO5管脚连接。

9.根据权利要求8所述的安全芯片装置，其特征在于，还包括所述SOC安全芯片包括：

VCC管脚，经由第十四电容器和第十五电容器与接地端连接，以及经由第二十电阻器与所述第二电压VCCIO连接；

VCCIO管脚，经由多个去耦电容器与接地端连接，以及与所述第二电压VCCIO连接；

DGND和AGND管脚，与所述接地端连接；以及

VDD_CORE管脚，经由第十六电容器和第十七电容器与所述接地端连接。

10.根据权利要求1至9中的任一项所述的安全芯片装置，其特征在于，

所述USB接口提供的第一电压为5V；以及

所述接口转换芯片和所述SOC安全芯片需要的第二电压为1.8V。

11.一种安全芯片系统，其特征在于，包括：上述权利要求1至10中的任一项所述的安全芯片装置。

12.根据权利要求11所述的安全芯片系统，其特征在于，还包括上位机，所述上位机经由USB接口与所述安全芯片装置的接口转换芯片连接，用于在所述接口转换芯片重启后，选择SPI接口、IIC接口和GPIO接口中的一个处于工作状态。

Images