CN213692044U - 一种用于tvs隔离的沟槽结构 - Google Patents

一种用于tvs隔离的沟槽结构 Download PDF

Info

Publication number
CN213692044U
CN213692044U CN202022962274.2U CN202022962274U CN213692044U CN 213692044 U CN213692044 U CN 213692044U CN 202022962274 U CN202022962274 U CN 202022962274U CN 213692044 U CN213692044 U CN 213692044U
Authority
CN
China
Prior art keywords
layer
silicon nitride
poly
trench
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022962274.2U
Other languages
English (en)
Inventor
陆亚斌
吴昊
王成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aowei Semiconductor Wuxi Co ltd
Original Assignee
Aowei Semiconductor Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aowei Semiconductor Wuxi Co ltd filed Critical Aowei Semiconductor Wuxi Co ltd
Priority to CN202022962274.2U priority Critical patent/CN213692044U/zh
Application granted granted Critical
Publication of CN213692044U publication Critical patent/CN213692044U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本实用新型公开了一种用于TVS隔离的沟槽结构,包括沟槽侧壁、氮化硅层和多晶poly层,所述沟槽侧壁内侧由外向内依次设置有增厚氧化层、氮化硅层、多晶poly层,多晶poly层顶部设有氧化硅层,其中沟槽侧壁、增厚氧化层和氮化硅层均呈凹字形,多晶poly层中部不存在裂缝;所述多晶poly层的厚度大于等于沟槽的宽度;所述多晶poly的高度低于氮化硅层;所述氧化硅层的高度高于氮化硅层;本实用新型的有益效果是沟槽结构的隔离效果更佳;且沟槽结构中间无缝隙,可靠性更佳。

Description

一种用于TVS隔离的沟槽结构
技术领域
本实用新型涉及一种沟槽结构,具体是一种用于TVS隔离的沟槽结构。
背景技术
沟槽隔离技术是八十年代发展起来的一种隔离技术,它主要包括沟槽隔离、沟槽填充及表面平坦化三个主要步骤;一般选用各向异性好的反应离子刻蚀技术进行刻蚀,以得到窄而陡直的沟槽。在对沟槽表面热氧化之后,用绝缘介质填充,以得到优良的隔离性能。沟槽填充后表面平坦化步骤是比不可少的,否则将在隔离槽边缘出现不平的台阶,给布线带来许多困难。沟槽隔离技术占用的面积小,被广泛应用于各种分立器件及集成电路设计中。
对于TVS沟槽的填充,目前都偏向于选择用TEOS做填充,TEOS填充后的效果图如下图1所示,沟槽的中部往往会有一条缝隙,虽然不影响隔离效果,但是可靠性方面还是存在风险。
实用新型内容
本实用新型的目的在于提供一种填充后沟槽中间不会产生缝隙,具有更好的可靠性的用于TVS隔离的沟槽结构,以解决上述背景技术中提出的问题。
为实现上述目的,本实用新型提供如下技术方案:
一种用于TVS隔离的沟槽结构,包括沟槽侧壁、氮化硅层和多晶poly层,所述沟槽侧壁内侧由外向内依次设置有增厚氧化层、氮化硅层、多晶poly层,多晶poly层顶部设有氧化硅层,其中沟槽侧壁、增厚氧化层和氮化硅层均呈凹字形,多晶poly层不存在裂缝。
进一步的,所述多晶poly层的厚度大于等于沟槽的宽度。
进一步的,所述多晶poly的高度低于氮化硅层。
进一步的,所述氧化硅层的高度高于氮化硅层。
进一步的,所述增厚氧化层的厚度
Figure DEST_PATH_GDA0003103042080000011
进一步的,所述氮化硅层的厚度
Figure DEST_PATH_GDA0003103042080000021
与现有技术相比,本实用新型的有益效果是:
1.隔离效果更佳;
2.中间无缝隙,可靠性更佳。
附图说明
图1为一种用于TVS隔离的沟槽结构的结构示意图。
图2为一种用于TVS隔离的沟槽结构的SEM照片。
图3为一种用于TVS隔离的沟槽结构加工时沟槽刻蚀的示意图。
图4为一种用于TVS隔离的沟槽结构加工时清洗后的示意图。
图5为一种用于TVS隔离的沟槽结构加工时线性氧化层生长的示意图。
图6为一种用于TVS隔离的沟槽结构加工时热氧增加氧化层厚度的示意图。
图7为一种用于TVS隔离的沟槽结构加工时氮化硅淀积的示意图。
图8为一种用于TVS隔离的沟槽结构加工时多晶POLY填充的示意图。
图9为一种用于TVS隔离的沟槽结构加工时化学机械抛光至氮化硅表面的示意图。
图10为一种用于TVS隔离的沟槽结构加工时Poly刻蚀的示意图。
图11为一种用于TVS隔离的沟槽结构加工时炉管氧化的示意图。
图12为一种用于TVS隔离的沟槽结构加工时化学机械抛光(CMP)至硅界面的示意图。
具体实施方式
下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
请参阅图1-2,一种用于TVS隔离的沟槽结构,包括沟槽侧壁1、氮化硅层6和多晶poly层7,所述沟槽侧壁1内侧由外向内依次设置有增厚氧化层 5、氮化硅层6、多晶poly层7,多晶poly层7顶部设有氧化硅层8,其中沟槽侧壁1、增厚氧化层5和氮化硅层6均呈凹字形,多晶poly层7中部不存在裂缝,多晶poly层7的厚度大于等于沟槽的宽度,多晶poly7的高度低于氮化硅层6,氧化硅层8的高度高于氮化硅层6。
一种用于TVS隔离的沟槽结构是通过氮化硅,多晶POLY和氧化硅来进行沟槽填充的,具体的步骤如下:
S1、沟槽刻蚀,如图3中,未清洗的沟槽侧壁1;在沟槽内部及wafer表面长一层牺牲氧化,并且清除,如图3-图4所示,目的是清洗沟槽表面,优化表面态,牺牲氧化层2,清洗表面后的沟槽内侧3;
S2、线性氧化层生长,如图5所示,线性氧化层4的厚度
Figure DEST_PATH_GDA0003103042080000031
S3、热氧增加氧化层厚度,如图6所示,增厚氧化层5的厚度
Figure DEST_PATH_GDA0003103042080000032
S4、氮化硅淀积,如图7所示,氮化硅层6的厚度
Figure DEST_PATH_GDA0003103042080000033
S5、多晶POLY填充,如图8所示,多晶poly层7;
S6、化学机械抛光(CMP)至氮化硅表面,如图9所示;
S7、Poly刻蚀,如图10所示;
S8、炉管氧化,POLY表面会生长一层氧化层,厚度
Figure DEST_PATH_GDA0003103042080000034
左右,其余区域被氮化硅覆盖,会抑制氧化层的生长,如图11所示;
S9、化学机械抛光(CMP)至硅界面,如图12所示,最终多晶POLY会被氮化硅及氧化硅包围,图2即为本发明的实物的SEM照片。
上面对本专利的较佳实施方式作了详细说明,但是本专利并不限于上述实施方式,在本领域的普通技术人员所具备的知识范围内,还可以在不脱离本专利宗旨的前提下做出各种变化。

Claims (6)

1.一种用于TVS隔离的沟槽结构,包括沟槽侧壁、氮化硅层和多晶poly层,其特征在于,所述沟槽侧壁内侧由外向内依次设置有增厚氧化层、氮化硅层、多晶poly层,多晶poly层顶部设有氧化硅层,其中沟槽侧壁、增厚氧化层和氮化硅层均呈凹字形,多晶poly层不存在裂缝。
2.根据权利要求1所述的一种用于TVS隔离的沟槽结构,其特征在于,所述多晶poly层的厚度大于等于沟槽的宽度。
3.根据权利要求1所述的一种用于TVS隔离的沟槽结构,其特征在于,所述多晶poly的高度低于氮化硅层。
4.根据权利要求1所述的一种用于TVS隔离的沟槽结构,其特征在于,所述氧化硅层的高度高于氮化硅层。
5.根据权利要求1所述的一种用于TVS隔离的沟槽结构,其特征在于,所述增厚氧化层的厚度
Figure DEST_PATH_FDA0003103042070000011
6.根据权利要求1所述的一种用于TVS隔离的沟槽结构,其特征在于,所述氮化硅层的厚度
Figure DEST_PATH_FDA0003103042070000012
CN202022962274.2U 2020-12-10 2020-12-10 一种用于tvs隔离的沟槽结构 Active CN213692044U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022962274.2U CN213692044U (zh) 2020-12-10 2020-12-10 一种用于tvs隔离的沟槽结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022962274.2U CN213692044U (zh) 2020-12-10 2020-12-10 一种用于tvs隔离的沟槽结构

Publications (1)

Publication Number Publication Date
CN213692044U true CN213692044U (zh) 2021-07-13

Family

ID=76738708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022962274.2U Active CN213692044U (zh) 2020-12-10 2020-12-10 一种用于tvs隔离的沟槽结构

Country Status (1)

Country Link
CN (1) CN213692044U (zh)

Similar Documents

Publication Publication Date Title
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
KR100421046B1 (ko) 반도체 장치 및 그 제조방법
US7915173B2 (en) Shallow trench isolation structure having reduced dislocation density
EP0856197B1 (en) Novel shallow trench isolation technique
JP3923214B2 (ja) 半導体装置のトレンチ素子分離方法
TW418492B (en) Method of manufacturing a semiconductor integrated circuit device
US6180466B1 (en) Isotropic assisted dual trench etch
US20030049893A1 (en) Method for isolating semiconductor devices
CN102117761B (zh) 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法
US6583488B1 (en) Low density, tensile stress reducing material for STI trench fill
CN102339782B (zh) 浅沟道隔离区的制作方法
CN100578742C (zh) 平坦化半导体结构的方法
WO2003058709A2 (en) Method for forming a shallow trench isolation structure with improved corner rounding
JPH06302684A (ja) 半導体素子のフィールド酸化膜形成方法
CN213692044U (zh) 一种用于tvs隔离的沟槽结构
CN101894786A (zh) 浅沟槽隔离制备方法
US6486038B1 (en) Method for and device having STI using partial etch trench bottom liner
KR20000015161A (ko) 반도체 소자의 트렌치 형성 방법
CN109216439B (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN102456609A (zh) 一种利用侧向边墙技术提高sti凹陷区特性的方法
CN101692434B (zh) 绝缘体上硅的深槽隔离结构的填充方法
US6204149B1 (en) Methods of forming polished material and methods of forming isolation regions
CN102569161B (zh) 半导体器件制造方法
CN102122658B (zh) 半导体结构及其形成方法
JP2006210463A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant