CN213690635U

CN213690635U - 基于多功能接口的射频识别读写器

Info

Publication number: CN213690635U
Application number: CN202022823433.0U
Authority: CN
Inventors: 卢佳婷; 孙秀丽; 戴训超; 汪小叶; 徐江澍
Original assignee: Gaoxin Modern Intelligent System Co ltd
Current assignee: Gaoxin Modern Intelligent System Co ltd
Priority date: 2020-11-30
Filing date: 2020-11-30
Publication date: 2021-07-13
Anticipated expiration: 2030-11-30

Abstract

本实用新型公开了一种基于多功能接口的射频识别读写器，包括射频芯片、通信接口、天线接口和接口选择电路，射频芯片分别与通信接口、天线接口电连接，射频芯片具有选择引脚，射频芯片通过选择引脚与接口选择电路电连接；其中，接口选择电路，用于输出电平信号至选择引脚，以使射频芯片根据电平信号将通信接口配置为SPI接口或IIC接口或UART接口，电平信号包括高电平信号和低电平信号。本实用新型公开的基于多功能接口的射频识别读写器具有可兼容多种不同的通讯接口的优点。

Description

基于多功能接口的射频识别读写器

技术领域

本实用新型属于电子技术领域，具体涉及一种基于多功能接口的射频识别读写器。

背景技术

目前，RFID(Radio Frequency Identification，射频识别)技术已被广泛应用于轨道交通、不停车收费、门禁系统、移动支付等场景，为人们的生活带来了极大的便利。

传统的RFID系统主要由PC上位机、读写器、天线、电子标签等多个部分构成，其中，读写器也称为阅读器，电子标签也称为应答器，读写器和电子标签之间通过天线实现射频信号的空间传播和建立无线通讯连接，读写器接收到电子标签的数据并进行相关数据处理后，将标签数据传到PC上位机中。

然而，传统的读写器在数据通信方面，一般只能通过UART接口或RS232接口与PC上位机进行数据通信，无法兼容多种不同的通讯接口，使得在同一款CPU(CentralProcessing Unit，中央处理器)资源被占用的情况下，会造成PC上位机的CPU资源分配不均的问题。

发明内容

为了克服现有技术的上述缺点，本实用新型的目的在于提供一种基于多功能接口的射频识别读写器，旨在解决现有读写器无法兼容多种不同的通讯接口的技术问题。

本实用新型为达到其目的，所采用的技术方案如下：

一种基于多功能接口的射频识别读写器，包括射频芯片、通信接口、天线接口和接口选择电路，所述射频芯片分别与所述通信接口、所述天线接口电连接，所述射频芯片具有选择引脚，所述射频芯片通过所述选择引脚与所述接口选择电路电连接；其中，所述接口选择电路，用于输出电平信号至所述选择引脚，以使所述射频芯片根据所述电平信号将所述通信接口配置为SPI接口或IIC接口或UART接口，其中，所述电平信号包括高电平信号和低电平信号。

进一步地，所述基于多功能接口的射频识别读写器还包括供电电路，所述射频芯片还具有电压输入引脚和电压输出引脚，所述选择引脚包括第一引脚和第二引脚，所述接口选择电路包括第一可调电阻、第二可调电阻、第三可调电阻和第四可调电阻，所述供电电路通过所述电压输入引脚与所述射频芯片电连接；所述第一可调电阻的一端与所述电压输出引脚电连接，所述第一可调电阻的另一端分别与所述第一引脚、所述第三可调电阻的一端电连接，所述第三可调电阻的另一端接地；所述第二可调电阻的一端与所述电压输出引脚电连接，所述第二可调电阻的另一端分别与所述第二引脚、所述第四可调电阻的一端电连接，所述第四可调电阻的另一端接地。

进一步地，所述供电电路包括供电电源和电源滤波电路，其中，所述电源滤波电路的输入端与所述供电电源电连接，所述电源滤波电路的输出端与所述电压输入引脚电连接。

进一步地，所述电源滤波电路包括第一电感、第一电容、第二电容和第三电容，其中，所述第一电感的一端与所述供电电源电连接，所述第一电感的另一端分别与所述第一电容的一端、所述第二电容的一端、所述第三电容的一端、所述电压输入引脚电连接；所述第一电容的另一端、所述第二电容的另一端、所述第三电容的另一端分别接地。

进一步地，所述射频芯片的型号包括CLRC6系列。

进一步地，所述基于多功能接口的射频识别读写器还包括低通滤波电路和阻抗匹配电路，其中，所述低通滤波电路的输入端与所述射频芯片电连接，所述低通滤波电路的输出端与所述阻抗匹配电路的输入端电连接，所述阻抗匹配电路的输出端与所述天线接口电连接。

进一步地，所述低通滤波电路包括第二电感、第三电感、第四电容和第五电容，其中，所述第二电感的一端与所述射频芯片电连接，所述第二电感的另一端分别与所述第四电容的一端、所述阻抗匹配电路的输入端电连接；所述第三电感的一端与所述射频芯片电连接、所述第三电感的另一端分别与所述第五电容的一端、所述阻抗匹配电路的输入端电连接；所述第四电容的另一端分别接地、与所述第五电容的另一端电连接、与所述射频芯片电连接。

进一步地，所述阻抗匹配电路包括第六电容、第七电容、第八电容和第九电容，其中，所述第六电容的一端分别与所述低通滤波电路的输出端、所述第八电容的一端电连接，所述第六电容的另一端分别与所述第八电容的另一端、所述天线接口电连接；所述第七电容的一端分别与所述低通滤波电路的输出端、所述第九电容的一端电连接，所述第七电容的另一端分别与所述第九电容的另一端、所述天线接口电连接。

进一步地，所述第八电容和/或所述第九电容为可变电容。

进一步地，所述基于多功能接口的射频识别读写器还包括接收电路，所述接收电路包括第五可调电阻、第六可调电阻、第七可调电阻、第八可调电阻、第十电容、第十一电容和第十二电容，其中，所述第五可调电阻的一端分别与所述射频芯片、所述第十二电容的一端电连接，所述第五可调电阻的另一端分别与所述射频芯片、所述第十电容的一端电连接；所述第十电容的另一端通过所述第七可调电阻与所述低通滤波电路的输出端电连接；所述第六可调电阻的一端分别与所述射频芯片、所述第十二电容的一端电连接，所述第六可调电阻的另一端分别与所述射频芯片、所述第十一电容的一端电连接；所述第十一电容的另一端通过所述第八可调电阻与所述低通滤波电路的输出端电连接；所述第十二电容的另一端接地。

与现有技术相比，本实用新型的有益效果是：

本实用新型提出的基于多功能接口的射频识别读写器，通过设置接口选择电路来改变射频芯片在选择引脚上的电平状态值，并以选择引脚上的电平状态值作为射频芯片识别PC上位机接口类型的依据，如此，使得射频芯片可根据选择引脚上的电平状态值将通信接口配置为与PC上位机的接口类型相适应的SPI接口或IIC接口或UART接口，从而达到兼容多种不同的通讯接口的目的，避免在同一款CPU资源被占用的情况下，造成PC上位机的CPU资源分配不均的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型一实施例中基于多功能接口的射频识别读写器的结构示意图；

图2为本实用新型另一实施例中基于多功能接口的射频识别读写器的结构示意图；

图3为本实用新型又一实施例中基于多功能接口的射频识别读写器的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，本实用新型一实施例提供一种基于多功能接口的射频识别读写器，包括射频芯片1、通信接口2、天线接口3和接口选择电路4，射频芯片1分别与通信接口2、天线接口3电连接，射频芯片1具有选择引脚(图中未标示出)，射频芯片1通过选择引脚与接口选择电路4电连接；其中，接口选择电路4，用于输出电平信号至选择引脚，以使射频芯片1根据电平信号将通信接口2配置为SPI接口(即，Serial Peripheral Interface，串行外设接口)或IIC接口(即，Inter-Integrated Circuit，集成电路总线)或UART接口(UniversalAsynchronous Receiver/Transmitter，通用异步收发传输器)，其中，电平信号包括高电平信号和低电平信号；所述天线接口3用于连接天线9(该天线9可以是内置式也可以是外置式，其中，当天线9为内置式天线时，该天线9为本实施例的基于多功能接口的射频识别读写器的组成部分)，以实现射频信号的空间传播以及与外围的电子标签建立无线通讯连接；所述通信接口2用于连接外围的PC上位机，以实现射频芯片1与PC上位机之间的数据通信；所述射频芯片1的型号优选为CLRC6系列芯片，例如所述射频芯片1的具体型号可以是RC663。

本实施例提出的基于多功能接口的射频识别读写器，通过设置接口选择电路4来改变射频芯片1在选择引脚上的电平状态值，并以选择引脚上的电平状态值作为射频芯片1识别PC上位机接口类型的依据，如此，使得射频芯片1可根据选择引脚上的电平状态值将通信接口2配置为与PC上位机的接口类型相适应的SPI接口或IIC接口或UART接口，从而达到兼容多种不同的通讯接口的目的，避免在同一款CPU资源被占用的情况下，造成PC上位机的CPU资源分配不均的问题。

进一步地，参照图2和图3，在一个示例性的实施例中，上述基于多功能接口的射频识别读写器还包括供电电路5，射频芯片1还具有电压输入引脚TVDD和电压输出引脚PVDD，选择引脚包括第一引脚IFSEL1和第二引脚IFSEL2，接口选择电路4包括第一可调电阻R1、第二可调电阻R2、第三可调电阻R3和第四可调电阻R4，供电电路5通过电压输入引脚TVDD与射频芯片1电连接；第一可调电阻R1的一端与电压输出引脚PVDD电连接，第一可调电阻R1的另一端分别与第一引脚IFSEL1、第三可调电阻R3的一端电连接，第三可调电阻R3的另一端接地；第二可调电阻R2的一端与电压输出引脚PVDD电连接，第二可调电阻R2的另一端分别与第二引脚IFSEL2、第四可调电阻R4的一端电连接，第四可调电阻R4的另一端接地。

在本实施例中，为方便理解，以第一可调电阻R1、第二可调电阻R2、第三可调电阻R3和第四可调电阻R4的阻值调整范围均为0～22k欧姆为例进行说明，具体地，在将第一可调电阻R1的阻值调为22k欧姆以及将第三可调电阻R3的阻值调为0欧姆时，则接口选择电路4可向射频芯片1的第一引脚IFSEL1输出电平值为“1”的高电平信号，而在将第一可调电阻R1的阻值调为0欧姆以及将第三可调电阻R3的阻值调为22k欧姆时，则接口选择电路4可向射频芯片1的第一引脚IFSEL1输出电平值为“0”的低电平信号；同理，在将第三可调电阻R3的阻值调为22k欧姆以及将第四可调电阻R4的阻值调为0欧姆时，则接口选择电路4可向射频芯片1的第二引脚IFSEL2输出电平值为“1”的高电平信号，而在将第三可调电阻R3的阻值调为0欧姆以及将第四可调电阻R4的阻值调为22k欧姆时，则接口选择电路4可向射频芯片1的第二引脚IFSEL2输出电平值为“0”的低电平信号；如此，接口选择电路4可向射频芯片1提供四个不同的电平状态值：“1，1”、“1，0”、“0，1”和“0，0”，从而使得射频芯片1可至少将通信接口2配置为两种不同的通讯接口，其中，通信接口2可被配置的接口类型可根据实际需求灵活设定，此外，不同的电平状态值所对应的接口类型，亦可根据实际需求灵活设定，本实施例对此不作具体的限定，示例性地，在一些具体的应用场景中，当第一引脚IFSEL1的电平值为“0”且第二引脚IFSEL2的电平值为“0”时，则射频芯片1据此将通信接口2配置为UART接口；当第一引脚IFSEL1的电平值为“0”且第二引脚IFSEL2的电平值为“1”时，则射频芯片1据此将通信接口2配置为SPI接口；当第一引脚IFSEL1的电平值为“1”且第二引脚IFSEL2的电平值为“0”时，则射频芯片1据此将通信接口2配置为IIC接口；而当第一引脚IFSEL1的电平值为“1”且第二引脚IFSEL2的电平值为“1”时，则射频芯片1据此不作任何处理。此处需要说明的是，各个可调电阻的阻值调整可通过人工调整的等现有方式实现。

进一步地，参照图2和图3，在一个示例性的实施例中，供电电路5包括供电电源和电源滤波电路，其中，电源滤波电路的输入端与供电电源电连接，电源滤波电路的输出端与射频芯片1的电压输入引脚TVDD电连接，图示性地，所述供电电源为+5V的直流电源，此时，射频芯片1的电压输出引脚PVDD可向接口选择电路4提供3.3V的直流电压。在本实施例中，通过在射频芯片1与供电电源之间增设电源滤波电路，可利用电源滤波电路将供电电源输出的直流电压信号中的噪声进行抑制，从而使得射频芯片1可获得更加稳定的电压信号，提高射频芯片1工作的稳定性。

进一步地，参照图2和图3，在一个示例性的实施例中，电源滤波电路包括第一电感L1、第一电容C1、第二电容C2和第三电容E3，其中，第一电感L1的一端与供电电源电连接，第一电感L1的另一端分别与第一电容C1的一端、第二电容C2的一端、第三电容E3的一端、射频芯片1的电压输入引脚TVDD电连接；第一电容C1的另一端、第二电容C2的另一端、第三电容E3的另一端分别接地。

在本实施例中，基于上述结构设计，使得电源滤波电路可将供电电源输出的直流电压信号中的噪声进行抑制，从而使得射频芯片1可获得更加稳定的电压信号，提高射频芯片1工作的稳定性，此处需要说明的是，根据本实施例所公开的电源滤波电路的具体电路结构，本领域技术人员可知晓该电源滤波电路的具体工作原理，此处不再赘述。

进一步地，参照图2和图3，在一个示例性的实施例中，前述的基于多功能接口的射频识别读写器还包括低通滤波电路6和阻抗匹配电路7，其中，低通滤波电路6的输入端与射频芯片1电连接，低通滤波电路6的输出端与阻抗匹配电路7的输入端电连接，阻抗匹配电路7的输出端与天线接口3电连接(图示性地，阻抗匹配电路7的输出端通过变压器T1与天线接口3电连接)。其中，所述低通滤波电路6用于对射频芯片1输出的射频信号进行低通滤波处理，以滤除射频信号中高次谐波，提高射频信号输出的稳定性；所述阻抗匹配电路7用于将天线9的阻抗与射频芯片1的阻抗进行匹配，以达到更好的阻抗匹配效果，提高射频信号的输出功率。从而，有利于提高整个基于多功能接口的射频识别读写器的读写速度和稳定性。

进一步地，参照图2和图3，在一个示例性的实施例中，低通滤波电路6包括第二电感L2、第三电感L3、第四电容C4和第五电容C5，其中，第二电感L2的一端与射频芯片1电连接(图示性地，第二电感L2的一端与射频芯片1的TX1引脚电连接)，第二电感L2的另一端分别与第四电容C4的一端、阻抗匹配电路7的输入端电连接；第三电感L3的一端与射频芯片1电连接(图示性地，第三电感L3的一端与射频芯片1的TX2引脚电连接)、第三电感L3的另一端分别与第五电容C5的一端、阻抗匹配电路7的输入端电连接；第四电容C4的另一端分别接地、与第五电容C5的另一端电连接、与射频芯片1电连接(图示性地，第四电容C4的另一端与射频芯片1的TVSS引脚电连接)。

在本实施例中，基于上述结构设计，使得低通滤波电路6可滤除掉射频信号中高次谐波，提高射频信号输出的稳定性。此处需要说明的是，根据本实施例所公开的低通滤波电路6的具体电路结构，本领域技术人员可知晓该低通滤波电路6的具体工作原理，此处不再赘述。

进一步地，参照图2和图3，在一个示例性的实施例中，阻抗匹配电路7包括第六电容C6、第七电容C7、第八电容CV8和第九电容CV9，其中，第六电容C6的一端分别与低通滤波电路6的输出端、第八电容CV8的一端电连接，第六电容C6的另一端分别与第八电容CV8的另一端、天线接口3电连接；第七电容C7的一端分别与低通滤波电路6的输出端、第九电容CV9的一端电连接，第七电容C7的另一端分别与第九电容CV9的另一端、天线接口3电连接。

在本实施例中，基于上述结构设计，使得阻抗匹配电路7可将天线9的阻抗与射频芯片1的阻抗进行一致性匹配，以达到更好的阻抗匹配效果，提高射频信号的输出功率。此处需要说明的是，根据本实施例所公开的阻抗匹配电路7的具体电路结构，本领域技术人员可知晓该阻抗匹配电路7的具体工作原理，此处不再赘述。其中，优选地，第八电容CV8或第九电容CV9为可变电容，更优地，第八电容CV8或第九电容CV9均为可变电容，如此，可根据应用环境的不同，通过调整第八电容CV8、第九电容CV9的电容值来适应性地调整整个基于多功能接口的射频识别读写器的阻抗匹配效果，从而可避免因环境差异而导致的阻抗匹配不佳的问题。

进一步地，参照图2和图3，在一个示例性的实施例中，基于多功能接口的射频识别读写器还包括接收电路8，接收电路8包括第五可调电阻R5、第六可调电阻R6、第七可调电阻R7、第八可调电阻R8、第十电容C10、第十一电容C11和第十二电容C12，其中，第五可调电阻R5的一端分别与射频芯片1(图示性地，第五可调电阻R5的一端与射频芯片1的VMID引脚电连接)、第十二电容C12的一端电连接，第五可调电阻R5的另一端分别与射频芯片1(图示性地，第五可调电阻R5的另一端与射频芯片1的RXN引脚电连接)、第十电容C10的一端电连接；第十电容C10的另一端通过第七可调电阻R7与低通滤波电路6的输出端电连接；第六可调电阻R6的一端分别与射频芯片1(图示性地，第六可调电阻R6的一端与射频芯片1的VMID引脚电连接)、第十二电容C12的一端电连接，第六可调电阻R6的另一端分别与射频芯片1(图示性地，第六可调电阻R6的另一端与射频芯片1的RXP引脚电连接)、第十一电容C11的一端电连接；第十一电容C11的另一端通过第八可调电阻R8与低通滤波电路6的输出端电连接；第十二电容C12的另一端接地。

在本实施例中，基于上述结构设计，通过设置接收电路8，可通过调整相应的可调电阻的电阻值，来调整射频芯片1上RXP引脚、RXN引脚的信号幅度，使得射频芯片1可获得更佳的读写距离，从而有利于进一步提高整个基于多功能接口的射频识别读写器的读写速度和稳定性。此处需要说明的是，根据本实施例所公开的接收电路8的具体电路结构，本领域技术人员可知晓该接收电路8的具体工作原理，此处不再赘述。

需要说明的是，本实用新型公开的基于多功能接口的射频识别读写器的其它内容可参见现有技术，在此不再赘述。

另外，需要说明的是，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims

1.一种基于多功能接口的射频识别读写器，其特征在于，包括射频芯片、通信接口、天线接口和接口选择电路，所述射频芯片分别与所述通信接口、所述天线接口电连接，所述射频芯片具有选择引脚，所述射频芯片通过所述选择引脚与所述接口选择电路电连接；其中，

所述接口选择电路，用于输出电平信号至所述选择引脚，以使所述射频芯片根据所述电平信号将所述通信接口配置为SPI接口或IIC接口或UART接口，其中，所述电平信号包括高电平信号和低电平信号。

2.根据权利要求1所述的基于多功能接口的射频识别读写器，其特征在于，所述基于多功能接口的射频识别读写器还包括供电电路，所述射频芯片还具有电压输入引脚和电压输出引脚，所述选择引脚包括第一引脚和第二引脚，所述接口选择电路包括第一可调电阻、第二可调电阻、第三可调电阻和第四可调电阻，所述供电电路通过所述电压输入引脚与所述射频芯片电连接；所述第一可调电阻的一端与所述电压输出引脚电连接，所述第一可调电阻的另一端分别与所述第一引脚、所述第三可调电阻的一端电连接，所述第三可调电阻的另一端接地；所述第二可调电阻的一端与所述电压输出引脚电连接，所述第二可调电阻的另一端分别与所述第二引脚、所述第四可调电阻的一端电连接，所述第四可调电阻的另一端接地。

3.根据权利要求2所述的基于多功能接口的射频识别读写器，其特征在于，所述供电电路包括供电电源和电源滤波电路，其中，所述电源滤波电路的输入端与所述供电电源电连接，所述电源滤波电路的输出端与所述电压输入引脚电连接。

4.根据权利要求3所述的基于多功能接口的射频识别读写器，其特征在于，所述电源滤波电路包括第一电感、第一电容、第二电容和第三电容，其中，所述第一电感的一端与所述供电电源电连接，所述第一电感的另一端分别与所述第一电容的一端、所述第二电容的一端、所述第三电容的一端、所述电压输入引脚电连接；所述第一电容的另一端、所述第二电容的另一端、所述第三电容的另一端分别接地。

5.根据权利要求1所述的基于多功能接口的射频识别读写器，其特征在于，所述射频芯片的型号包括CLRC6系列。

6.根据权利要求1至5中任一项所述的基于多功能接口的射频识别读写器，其特征在于，所述基于多功能接口的射频识别读写器还包括低通滤波电路和阻抗匹配电路，其中，所述低通滤波电路的输入端与所述射频芯片电连接，所述低通滤波电路的输出端与所述阻抗匹配电路的输入端电连接，所述阻抗匹配电路的输出端与所述天线接口电连接。

7.根据权利要求6所述的基于多功能接口的射频识别读写器，其特征在于，所述低通滤波电路包括第二电感、第三电感、第四电容和第五电容，其中，所述第二电感的一端与所述射频芯片电连接，所述第二电感的另一端分别与所述第四电容的一端、所述阻抗匹配电路的输入端电连接；所述第三电感的一端与所述射频芯片电连接、所述第三电感的另一端分别与所述第五电容的一端、所述阻抗匹配电路的输入端电连接；所述第四电容的另一端分别接地、与所述第五电容的另一端电连接、与所述射频芯片电连接。

8.根据权利要求6所述的基于多功能接口的射频识别读写器，其特征在于，所述阻抗匹配电路包括第六电容、第七电容、第八电容和第九电容，其中，所述第六电容的一端分别与所述低通滤波电路的输出端、所述第八电容的一端电连接，所述第六电容的另一端分别与所述第八电容的另一端、所述天线接口电连接；所述第七电容的一端分别与所述低通滤波电路的输出端、所述第九电容的一端电连接，所述第七电容的另一端分别与所述第九电容的另一端、所述天线接口电连接。

9.根据权利要求8所述的基于多功能接口的射频识别读写器，其特征在于，所述第八电容和/或所述第九电容为可变电容。

10.根据权利要求7至9中任一项所述的基于多功能接口的射频识别读写器，其特征在于，所述基于多功能接口的射频识别读写器还包括接收电路，所述接收电路包括第五可调电阻、第六可调电阻、第七可调电阻、第八可调电阻、第十电容、第十一电容和第十二电容，其中，所述第五可调电阻的一端分别与所述射频芯片、所述第十二电容的一端电连接，所述第五可调电阻的另一端分别与所述射频芯片、所述第十电容的一端电连接；所述第十电容的另一端通过所述第七可调电阻与所述低通滤波电路的输出端电连接；所述第六可调电阻的一端分别与所述射频芯片、所述第十二电容的一端电连接，所述第六可调电阻的另一端分别与所述射频芯片、所述第十一电容的一端电连接；所述第十一电容的另一端通过所述第八可调电阻与所述低通滤波电路的输出端电连接；所述第十二电容的另一端接地。