CN213213433U - 一种单端输入的低温漂数据转换器和数据读出电路 - Google Patents

一种单端输入的低温漂数据转换器和数据读出电路 Download PDF

Info

Publication number
CN213213433U
CN213213433U CN202022643872.3U CN202022643872U CN213213433U CN 213213433 U CN213213433 U CN 213213433U CN 202022643872 U CN202022643872 U CN 202022643872U CN 213213433 U CN213213433 U CN 213213433U
Authority
CN
China
Prior art keywords
data converter
amplifier
ended
temperature drift
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022643872.3U
Other languages
English (en)
Inventor
朱程举
罗杰
何海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Shansi Micro Technology Co Ltd
Original Assignee
Chengdu Shansi Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Shansi Micro Technology Co Ltd filed Critical Chengdu Shansi Micro Technology Co Ltd
Priority to CN202022643872.3U priority Critical patent/CN213213433U/zh
Application granted granted Critical
Publication of CN213213433U publication Critical patent/CN213213433U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本实用新型公开了一种单端输入的低温漂数据转换器和数据读出电路,本实用新型的数据转换器的负向输入端由N个单位电容构成,用于直接接收前端放大器输出的单端电压信号;所述数据转换器的正向输入端由N个单位电容构成,用于采集参考电压VREFN和参考电压VREFP,其中,M个接参考电压VREFP,N‑M个接参考电压VREFN,M和N均为正整数且M<N。相较于传统全差分结构需要全差分结构放大器插在前端电荷放大器与ADC之间,本实用新型可直接采样前端电荷放大器输出,降低了芯片面积和功耗;也避免低噪声全差分结构放大器的设计。同时引入CDS与CHOP方案可提供较只有CDS功能的ADC有更低的温漂特性。

Description

一种单端输入的低温漂数据转换器和数据读出电路
技术领域
本实用新型涉及数字转换技术领域,具体涉及一种单端输入的低温漂数据转换器和数据读出电路。
背景技术
常见传感器如:压力传感器,光电传感器,电容触控传感器等感应自然界信号,并输出电流/电压信号。前端信号处理电路常采用前端电荷/电压放大器放大微弱电流/电压信号。大部分传感器输出单端信号,即前端电荷/电压放大器输出单端电压信号;后端ADC采样前端电荷放大器输出,并转换为相应数字输出。
传感器类信号输出常为直流值,即要求前端AFE有较低flicker噪声,有较低温漂特性。前端电荷放大器一般采用CDS方案降低自身flicker噪声以及失调电压的影响;ADC一般采用CDS或CHOP方案降低自身flicker噪声以及失调电压的影响。一般用于传感器高精度数据转化的ADC结构如增量型delta sigma ADC;SAR ADC。而Delta sigma ADC自身的过采样特性,可将前端电荷放大器噪声衰减OSR^0.5倍(OSR为过采样率),可将delta sigma ADC中前端积分器噪声衰减降低OSR^0.5倍;可将采样电容热噪声降低OSR^0.5倍;所以此结构ADC常常用于传感器信号链路。常见AFE链路如图1所示。
现有数据转换器(ADC)面临的问题:
增量型delta sigma ADC中积分器输出摆幅常随输入信号增加而增加,即ADC转换功耗与输入信号相关,如图2所示一二阶调制器所示内部积分器输出摆幅随输入增加而增加。如前端电荷放大器输出摆幅0.5V-2.5V,对应ADC参考电压范围0.5V-2.5V;当单端结构ADC输入接近0.5V时,其内部积分器输出摆幅较低;当单端结构ADC输入接近2.5V时,其内部积分器输出摆幅接近2V(超过0.5V之后,随着单端结构ADC输入的增大,内部积分器输出摆幅显著增大);这在芯片集成多通道AFE时,会引入通道串扰。同时单端结构ADC不像全差分结构那样拥有较强共模抑制性能,无法抑制开关电荷注入/电源噪声的影响,当温度变化时,开关电荷注入量也随之变化;电源噪声到ADC积分器输出的增益同样随温度变化而变化;即单端结构ADC输出数据温漂较大,不利于直流信号的精准测量。采用全差分结构ADC可降低对运放摆幅的要求,也可在很大程度上抑制各种共模噪声源的干扰;但是常需要在前端放大器和ADC之间插入一个单转差放大器,图3所示。单转差放大器的插入增加了信号链路功耗和噪声,也增加了芯片面积。以16位,采样频率8MHz ADC为例,单转差放大器输出驱动ADC采样电容,且需要在ADC采样结束前达到16位建立精度;ADC采样电容的大小由ADC需要达到的SNR(信噪比)决定。如ADC SNR大于96dB,过采样40倍情况下,采样电容大致3pF以上。综上所诉,单转差放大器(单位增益情况下反馈系数小于0.5)需要提供跨导gm>3ms,增益gain>100dB以满足16位建立精度的要求;根据简单计算,运放输入级大致需要300uA以上的电流可实现gm>3ms的要求,考虑到增益和输出摆幅,此运放采用gainboost电路或采用两级结构,进一步增加运放电流。从噪声角度来看,单转差运放提供单位增益,其反馈系数小于0.5,即运放噪声被放大2倍后再被ADC采集,运放噪声与自身结构,采样等效负载电容有关,即使在3pF负载下,由运放自身引入的输出噪声大于50uV,这对高精度AFE链路来说时极其不利的。
实用新型内容
为了解决现有前端单端电荷放大器原理无法提供较低温漂输出,无法提供较高噪声抑制,不利于芯片面积/功耗的降低,也不利于AFE链路噪声的降低的技术问题,本实用新型提供了一种单端输入的低温漂数据转换器,本实用新型采用伪全差分结构ADC,并辅以CDS/CHOP方案降低了AFE链路数据温漂,有利于直流信号测量精准性。
本实用新型通过下述技术方案实现:
一种单端输入的低温漂数据转换器,所述数据转换器的负向输入端由N个单位电容构成,用于直接接收前端放大器输出的单端电压信号;所述数据转换器的正向输入端由N个单位电容构成,用于采集参考电压VREFN和参考电压VREFP,其中,M个接参考电压VREFP,N-M个接参考电压VREFN,M和N均为正整数且M<N。
优选的,本实用新型的数据转换器的正向输入端等效采集电压为(VREFP-VREFN)*M/N,组合采样电容设置(VREFP-VREFN)*M/N为数据转换器参考电压中间电平,即对应数据转换器差分电压采集,将采集到前端电荷放大器电压变化为-0.5*(VREFP-VREFN)*M/N到0.5*(VREFP-VREFN)*M/N。
优选的,本实用新型的数据转换器的运算放大器输入端和输出端均引入CHOP开关。
优选的,在数据转换周期内CHOP开关切换一次,将差模注入电荷分别注入到正向积分电容和负向积分电容0.5*OSR次,如此差模注入电荷被平均,积分器输出端在转换结束时对此差模注入电荷积分结果为0。
优选的,本实用新型的数据转换器中包含的电路模块和基本全差分ADC电路模块相同。
另一方面,本实用新型还提出了数据读出电路,包括本实用新型上述提出的数据转换器和前端放大器;所述前端放大器用于将传感器检测输出的单端信号进行积分放大处理后输出单端电压信号至数据转换器的负向输入端。
本实用新型具有如下的优点和有益效果:
相较于传统全差分结构需要全差分结构放大器插在前端电荷放大器与ADC之间,本实用新型可直接采样前端电荷放大器输出,降低了芯片面积和功耗;也避免低噪声全差分结构放大器的设计。同时引入CDS与CHOP方案可提供较只有CDS功能的ADC有更低的温漂特性。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解,构成本申请的一部分,并不构成对本实用新型实施例的限定。在附图中:
图1为现有的数据读出电路结构示意图。
图2为现有的Delta Sigma ADC内部积分器摆幅示意图。
图3为现有的差分结构数据转换器结构示意图。
图4为本实用新型的低温漂数据转换器结构示意图。
图5为本实用新型的只带CDS模式时数据转换器温漂特性。图中,(a)图为失调温漂;(b)为增益温漂。
图6为本实用新型的带CDS模式和CHOP模式时数据转换器温漂特性。图中,(a)图为失调温漂;(b)为增益温漂。
具体实施方式
在下文中,可在本实用新型的各种实施例中使用的术语“包括”或“可包括”指示所实用新型的功能、操作或元件的存在,并且不限制一个或更多个功能、操作或元件的增加。此外,如在本实用新型的各种实施例中所使用,术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
在本实用新型的各种实施例中,表述“或”或“A或/和B中的至少一个”包括同时列出的文字的任何组合或所有组合。例如,表述“A或B”或“A或/和B中的至少一个”可包括A、可包括B或可包括A和B二者。
在本实用新型的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件,不过可不限制相应组成元件。例如,以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如,第一用户装置和第二用户装置指示不同用户装置,尽管二者都是用户装置。例如,在不脱离本实用新型的各种实施例的范围的情况下,第一元件可被称为第二元件,同样地,第二元件也可被称为第一元件。
应注意到:如果描述将一个组成元件“连接”到另一组成元件,则可将第一组成元件直接连接到第二组成元件,并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地,当将一个组成元件“直接连接”到另一组成元件时,可理解为在第一组成元件和第二组成元件之间不存在第三组成元件。
在本实用新型的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本实用新型的各种实施例。如在此所使用,单数形式意在也包括复数形式,除非上下文清楚地另有指示。除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本实用新型的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本实用新型的各种实施例中被清楚地限定。
为使本实用新型的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本实用新型作进一步的详细说明,本实用新型的示意性实施方式及其说明仅用于解释本实用新型,并不作为对本实用新型的限定。
实施例1
本实施例提出了一种单端输入的低温漂数据转换器。
本实施例的低温漂数据转换器直接采样前端电荷放大器输出,降低了芯片面积和功耗;也避免低噪声全差分结构放大器的设计。同时引入CDS与CHOP方案可提供较只有CDS功能的ADC有更低的温漂特性。
具体如图4所示,本实施例的数据转换器中采用的电路模块与现有的基本全差分ADC相同(如图3所示的数据转换器)。主要改进点包括:
(1)将前端积分器单端输出至ADC负向输入端,负向输入端由N个单位电容构成;ADC正向输入端采集参考电压VREFN和VREFP,正向输入端也由N个单位电容构成,其中M(M<N)个接VREFP,N-M个接VREFN,即正向输入端等效采集电压为(VREFP-VREFN)*M/N,可组合采样电容设置(VREFP-VREFN)*M/N为ADC参考电压中间电平,即对应ADC差分电压采集,将采集到前端电荷放大器电压变化为-0.5*(VREFP-VREFN)*M/N到0.5*(VREFP-VREFN)*M/N,如图4所示采样开关阵列所示。此方案无需在前端电荷放大器与ADC之间插入单转差全差分放大器,也无需设计共模电压产生器产生(VREFP-VREFN)*M/N电平,不仅节约了功耗和面积,也避免额外电路引入的噪声恶化ADC性能。此方案引入的全差分与普通全差分无异,全差分运放摆幅相对单端运放摆幅减半,降低运放设计难度,提升ADC SFDR/DNL性能。
(2)常规增量型delta sigma ADC常在第一级积分器中加入CDS以衰减运放低频噪声/失调电压带来的影响。运放引入CDS后,积分器采样相位将低频噪声和失调电压以增益A/(1+A)采集到采样电容上,积分器积分相位此误差不会转移到积分电容上,即ADC对低频噪声和失调电压不敏感。但当全差分电路正向和负向端开关以及电容存在失配的时候,正向和负向端每次采样和积分相位开关注入电荷不再相等,即存在差模电荷注入,如图3所示上下部分sw1/sw2开关注入电荷受电容失配,开关失配等影响变得不再相等;此差模注入的电荷随温度变化而变化,当ADC转换精度较高,过采样周期较大时,这个温度引起的差模电荷注入引起的ADC数据温漂愈实用新型显。本实用新型在运放输入输出端引入CHOP开关,如图4所示ch1/ch2开关的加入,在ADC转换周期内CHOP开关切换一次,将差模注入电荷分别注入到正向积分电容和负向积分电容0.5*OSR次;如此差模注入电荷被平均,积分器输出端在转换结束时对此差模注入电荷积分结果为0,此方案以可忽略的硬件开销避免了差模电荷注入造成的ADC数据温漂,提升了ADC输出数据稳定性。
对ADC做50次蒙特卡洛分析,以演示CDS与CHOP功能对电路失调的抑制性能。通过比较可知图5所示的只带CDS时ADC温漂特性与图6所示的带CDS与CHOP时ADC温漂特性,可以得到CHOP在较小硬件开销的情况下,提升了ADC温漂特性。
实施例2
本实施例提出来了一种传感器单端输出信号数据读出电路,如图4所示,该数据读出电路包括上述实施例1提出的低温漂数据转换器和前端放大器(积分器),所述前端放大器用于将传感器检测输出的单端信号进行积分放大处理后输出单端电压信号至数据转换器的负向输入端。
本实施例的数据读出电路相对于传统全差分结构需要全差分结构放大器插在前端电荷放大器与ADC之间,无需增加额外的硬件开销即可实现伪差分采样,同时引入CDS和CHOP计算降低数据转换器数据输出温漂,提升了数据转换器共模抑制性能。
以上所述的具体实施方式,对本实用新型的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本实用新型的具体实施方式而已,并不用于限定本实用新型的保护范围,凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种单端输入的低温漂数据转换器,其特征在于,所述数据转换器的负向输入端由N个单位电容构成,用于直接接收前端放大器输出的单端电压信号;所述数据转换器的正向输入端由N个单位电容构成,用于采集参考电压VREFN和参考电压VREFP,其中,M个接参考电压VREFP,N-M个接参考电压VREFN,M和N均为正整数且M<N。
2.根据权利要求1所述的一种单端输入的低温漂数据转换器,其特征在于,所述数据转换器的正向输入端等效采集电压为(VREFP-VREFN)*M/N,组合采样电容设置(VREFP-VREFN)*M/N为数据转换器参考电压中间电平,即对应数据转换器差分电压采集,将采集到前端电荷放大器电压变化为-0.5*(VREFP-VREFN)*M/N到0.5*(VREFP-VREFN)*M/N。
3.根据权利要求1或2所述的一种单端输入的低温漂数据转换器,其特征在于,所述数据转换器的运算放大器输入端和输出端均引入CHOP开关。
4.根据权利要求3所述的一种单端输入的低温漂数据转换器,其特征在于,在数据转换周期内CHOP开关切换一次,将差模注入电荷分别注入到正向积分电容和负向积分电容0.5*OSR次,如此差模注入电荷被平均,积分器输出端在转换结束时对此差模注入电荷积分结果为0。
5.根据权利要求4所述的一种单端输入的低温漂数据转换器,其特征在于,该数据转换器中包含的电路模块和基本全差分ADC电路模块相同。
6.数据读出电路,其特征在于,包括如权利要求1-5任一项所述的数据转换器和前端放大器;所述前端放大器用于将传感器检测输出的单端信号进行积分放大处理后输出单端电压信号至数据转换器的负向输入端。
CN202022643872.3U 2020-11-16 2020-11-16 一种单端输入的低温漂数据转换器和数据读出电路 Active CN213213433U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022643872.3U CN213213433U (zh) 2020-11-16 2020-11-16 一种单端输入的低温漂数据转换器和数据读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022643872.3U CN213213433U (zh) 2020-11-16 2020-11-16 一种单端输入的低温漂数据转换器和数据读出电路

Publications (1)

Publication Number Publication Date
CN213213433U true CN213213433U (zh) 2021-05-14

Family

ID=75828045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022643872.3U Active CN213213433U (zh) 2020-11-16 2020-11-16 一种单端输入的低温漂数据转换器和数据读出电路

Country Status (1)

Country Link
CN (1) CN213213433U (zh)

Similar Documents

Publication Publication Date Title
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
US6448911B1 (en) Circuits and methods for linearizing capacitor calibration and systems using the same
Rombouts et al. A 13.5-b 1.2-V micropower extended counting A/D converter
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
Tang et al. 9.5 a 13.5 b-ENOB second-order noise-shaping SAR with PVT-robust closed-loop dynamic amplifier
CN101889863A (zh) 一种用于生物电信号采集的高性能直流放大装置
US7564389B1 (en) Discrete-time, single-amplifier, second-order, delta-sigma analog-to-digital converter and method of operation thereof
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN108712172B (zh) 一种增量型Sigma-Delta数模转换器
CN111555727B (zh) 一种高增益低噪声的开关电容可调增益放大器
US7898331B2 (en) Increasing the common mode range of a circuit
Bonfini et al. An ultralow-power switched opamp-based 10-B integrated ADC for implantable biomedical applications
CN109245768B (zh) 一种具有高精度采样开关的sar adc
US6977606B2 (en) Pipelined analog-to-digital converter
Brewer et al. A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC
CN213213433U (zh) 一种单端输入的低温漂数据转换器和数据读出电路
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
Harpe Low-Power SAR ADCs: Basic Techniques and Trends
Shin et al. A 10-bit 100-MS/s dual-channel pipelined ADC using dynamic memory effect cancellation technique
CN116405032A (zh) 一种噪声整形逐次逼近型模数转换器及控制方法
CN113676181B (zh) 一种基于双输入比较器的二阶全无源噪声整形sar adc
CN102291149B (zh) 带两级分段共享运算放大器的乘法型数模转换器
CN112332851B (zh) 一种离散与连续混合型的高精度单比特数模转换电路
US8199040B2 (en) Analog-to-digital converter
Jiang et al. A single-channel 14b 500 MS/s pipelined-SAR ADC with reference ripple mitigation techniques and adaptive-biased floating inverter amplifier

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant