CN213070574U - 一种像素电路和主动式面板 - Google Patents

Abstract

本实用新型公开了一种像素电路和主动式面板，该像素电路连接驱动模块，包括：初始化模块，用于在驱动模块输出第一行驱动信号时，对发光模块中包括的发光器件进行初始化；反相放大模块，用于对驱动模块输出的列驱动信号进行电平反相后输出控制信号；发光模块，用于在驱动模块输出第二行驱动信号，且反相放大模块输出表征导通发光模块所在电路的控制信号时，控制发光模块中包含的发光器件发光；所述发光模块连接反相放大模块和初始化模块，反相放大模块和初始化模块均连接驱动模块；通过设置反相放大模块来对列驱动信号进行反向，即可在持续时间较长的电平期间内控制发光器件发光，从而延长最大发光时间，提高数据深度。

Description

一种像素电路和主动式面板

技术领域

本实用新型涉及显示技术领域，尤其涉及的是一种像素电路和主动式面板。

背景技术

EL(Electroluminescence，电激发光)器件，包括OLED(Organic Light-EmittingDiode，有机发光二极管)、LED(Light Emitting Diode，发光二极管)等，近年来大量用于制作显示器产品；相较于传统显示器(CRT(Cathode Ray Tube，阴极射线管)、LCD(LiquidCrystal Display，液晶显示器)等)，EL器件的应用面展现了更好的光学特性、更低的功耗表现和更好的产品型态可塑性。LED显示器通常使用脉冲形式的驱动方法来控制EL器件发光，以确保画质及光均匀性的特性。但是，由于这种脉冲形式可用做发光的时间极短，难以实现高数据深度的色彩灰阶，从而限制了画质规格的进步改善。

因此，现有技术还有待于改进和发展。

实用新型内容

鉴于上述现有技术的不足，本实用新型的目的在于提供一种像素电路和主动式面板，以解决现有面板像素电路通过脉冲控制导致发光时间很短的问题。

本实用新型的技术方案如下：

一种像素电路，所述像素电路用于连接驱动模块，所述驱动模块用于提供列驱动信号和行驱动信号，所述像素电路包括发光模块、反相放大模块以及初始化模块，所述初始化模块和反相放大模块均与所述驱动模块连接：

所述初始化模块，用于在所述驱动模块输出第一行驱动信号时，对所述发光模块中包括的发光器件进行初始化；

所述反相放大模块，用于对所述驱动模块输出的列驱动信号进行电平反相后输出控制信号；

所述发光模块，用于在所述驱动模块输出第二行驱动信号，且所述反相放大模块输出表征导通所述发光模块所在电路的控制信号时，控制所述发光模块中包含的发光器件发光。

本实用新型进一步地设置，所述反相放大模块包括P型晶体管和第一晶体管，所述P型晶体管的漏极输入开通电压，所述P型晶体管的栅极连接所述第一晶体管的栅极和所述驱动模块，所述P型晶体管的源极连接所述第一晶体管的漏极和所述发光模块，所述第一晶体管的源极输入关断电压；所述第一晶体管为N型晶体管；

所述列驱动信号控制P型晶体管导通且第一晶体管截止时，P型晶体管输出开通电压作为表征导通所述发光模块所在电路的控制信号。

本实用新型进一步地设置，所述发光模块包括发光器件和第二晶体管，所述发光器件的正极输入供电电压，发光器件的正极连接所述初始化模块，所述发光器件的负极连接所述第二晶体管的漏极和所述初始化模块,所述第二晶体管的栅极连接所述P型晶体管的源极和所述第一晶体管的漏极，所述第二晶体管的源极接地；

在所述驱动模块输出第二行驱动信号控制所述初始化模块截止，且所述控制信号为开通电压控制所述第二晶体管导通时，发光器件发光。

本实用新型进一步地设置，所述发光器件为发光二极管、电激发光冷光片、或有机发光器件。

本实用新型进一步地设置，所述初始化模块包括第三晶体管，所述第三晶体管的漏极连接所述发光器件的正极，第三晶体管的漏极输入供电电压，所述第三晶体管的栅极连接所述驱动模块，所述第三晶体管的源极连接所述发光器件的负极和所述第二晶体管的漏极；

在所述驱动模块输出第一行驱动信号时，所述第三晶体管导通使所述发光器件的正极和负极短路，所述发光器件上电荷被释放以进行初始化。

一种主动式面板，所述主动式面板用于连接驱动模块，所述主动式面板的显示区域内设置若干个像素电路，各个像素电路均所述驱动模块连接；

所述驱动模块用于提供行驱动信号和列驱动信号；

每行的各个像素电路用于在所述驱动模块输出第一行驱动信号时，对所述像素电路中包括的发光器件进行初始化；

每列的各个像素电路用于在所述驱动模块输出第二行驱动信号，且对所述列驱动信号进行电平反相后输出控制信号时，控制所述发光器件的发光状态。

本实用新型进一步地设置，所述像素电路包括发光模块、反相放大模块以及初始化模块，所述初始化模块和反相放大模块均与所述驱动模块连接：

所述初始化模块，用于在所述驱动模块输出第一行驱动信号时，对所述发光模块中包括的发光器件进行初始化；

所述反相放大模块，用于对所述驱动模块输出的列驱动信号进行电平反相后输出控制信号；

所述发光模块，用于在所述驱动模块输出第二行驱动信号，且所述反相放大模块输出表征导通所述发光模块所在电路的控制信号时，控制所述发光模块中包含的发光器件发光。

本实用新型进一步地设置，所述反相放大模块包括P型晶体管和第一晶体管，所述P型晶体管的漏极输入开通电压，所述P型晶体管的栅极连接所述第一晶体管的栅极和所述驱动模块，所述P型晶体管的源极连接所述第一晶体管的漏极和所述发光模块，所述第一晶体管的源极输入关断电压；所述第一晶体管为N型晶体管；

所述列驱动信号控制P型晶体管导通且第一晶体管截止时，P型晶体管输出开通电压作为表征导通所述发光模块所在电路的控制信号。

本实用新型进一步地设置，所述发光模块包括发光器件和第二晶体管，所述发光器件的正极输入供电电压，发光器件的正极连接所述初始化模块，所述发光器件的负极连接所述第二晶体管的漏极和所述初始化模块,所述第二晶体管的栅极连接所述P型晶体管的源极和所述第一晶体管的漏极，所述第二晶体管的源极接地；

在所述驱动模块输出第二行驱动信号控制所述初始化模块截止，且所述控制信号为开通电压控制所述第二晶体管导通时，发光器件发光。

本实用新型进一步地设置，所述初始化模块包括第三晶体管，所述第三晶体管的漏极连接所述发光器件的正极，第三晶体管的漏极输入供电电压，所述第三晶体管的栅极连接所述驱动模块，所述第三晶体管的源极连接所述发光器件的负极和所述第二晶体管的漏极；

在所述驱动模块输出第一行驱动信号时，所述第三晶体管导通使所述发光器件的正极和负极短路，所述发光器件上电荷被释放以进行初始化。

本实用新型所提供的一种像素电路和主动式面板，该像素电路用于连接驱动模块，所述驱动模块用于提供列驱动信号和行驱动信号，所述像素电路包括：发光模块、反相放大模块以及初始化模块，所述初始化模块和反相放大模块均与所述驱动模块连接；所述初始化模块，用于在所述驱动模块输出第一行驱动信号时，对所述发光模块中包括的发光器件进行初始化；所述反相放大模块，用于对所述驱动模块输出的列驱动信号进行电平反相后输出控制信号；所述发光模块，用于在所述驱动模块输出第二行驱动信号，且所述反相放大模块输出表征导通所述发光模块所在电路的控制信号时，控制所述发光模块中包含的发光器件发光；通过对发光器件进行初始化，即可避免上一时序的电流对其亮度产生影响；通过设置反相放大模块来对列驱动信号进行反向，即可在持续时间较长的电平期间内控制发光器件发光，从而延长最大发光时间，提高数据深度。

附图说明

为了更清楚的说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是现有典型的面板像素电路的电路图。

图2是现有典型的面板像素电路的发光时间的波形图。

图3是本实用新型中像素电路的电路图。

图4是本实用新型中初始化时列驱动信号和行驱动信号的波形图。

图5是本实用新型中像素电路进行初始化的示意图。

图6是本实用新型中发光控制时列驱动信号和行驱动信号的波形图。

图7是本实用新型中像素电路进行发光控制的示意图。

图8是本实用新型中主动式面板上各个像素电路的发光时间的波形图。

图9是本实用新型中主动式面板的示意图。

图10是本实用新型中各个像素电路的列驱动信号和行驱动信号的示意图。

图中：10、反相放大模块；20、初始化模块；30、发光模块；T1、P型晶体管；T2、第一晶体管；T3、第二晶体管；T4、第三晶体管；EL、发光器件；SELn[m]、列驱动信号；RET[n]、行驱动信号；VDD、供电电压；VGH、开通电压；VGL、关断电压；VSS、地； 1像素电路；2、显示区域。

具体实施方式

本实用新型提供一种像素电路和主动式面板，特别涉及一种用于提高数据深度的像素电路，通过设置反相放大模块对脉冲信号进行反相后控制发光二极管的到地回路，以延长发光二极管的最大发光时间，即可提高数据深度。为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”与“所述”可泛指单一个或复数个。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请同时参阅图1至图7，典型的面板像素电路如图1所示，SN[n]信号和SEL[m]信号都为高电平时，晶体管(T1和T2)导通使EL器件发光，最大发光时间如图2中的阴影所示；任一个信号为低电平则对应的晶体管不导通，EL器件不发光；这种脉冲形式可用做发光的时间极短，难以实现高数据深度的色彩灰阶。

本实用新型提供了一种像素电路的较佳实施例。如图3所示，本实用新型提供的像素电路用于连接驱动模块，所述驱动模块用于提供列驱动信号和行驱动信号，所述像素电路包括：反相放大模块10、发光模块30和初始化模块20；所述发光模块30与反相放大模块10和初始化模块20均连接；所述初始化模块20检测行驱动信号RET[n]为第一行驱动信号(表征导通所述初始化模块20所在的电路)时，对所述发光模块20中包括的发光器件进行电荷释放以完成初始化；所述反相放大模块10用于对驱动模块输出的列驱动信号SELn[m]进行电平反相后输出控制信号；所述发光模块30在所述驱动模块输出的行驱动信号RET[n]为第二行驱动信号(表征截止所述初始化模块20所在的电路)，且所述反相放大模块10输出表征导通所述发光模块30所在电路的控制信号时，控制所述发光模块中包含的发光器件发光。

其中，所述行驱动信号RET[n](也叫选通信号)用于实现Row(行)方向的驱动，其是否有效仅与高低电平有关，不影响其行驱动；列驱动信号SELn[m]用于实现Column (列)方向的驱动器，其为独立脉冲形式，其高低电平决定了发光模块30是否能形成通路，从而控制发光模块30是否发光以及发光时长。行驱动信号RET[n]搭配列驱动信号SELn[m]来控制发光模块30的发光时间的长短，即可调整所选像素点的灰阶亮度值。本实施例中轴向不受限，可作相对轴向配置；驱动模块为现有技术，此处仅使用其输出的行驱动信号RET[n]和列驱动信号SELn[m]，对驱动模块的内部电路不作赘述。

在列驱动信号SELn[m]出现高电平的脉冲时，通过设置反相放大模块10对列驱动信号SELn[m]进行电平反相，即可在列驱动信号SELn[m]为低电平时控制发光模块20发光，而列驱动信号SELn[m]的低电平的持续时间比高电平的持续时间长很多，在低电平时发光即可延长发光时间，从而提高数据深度。

请继续参阅图3，在一个实施例的进一步地实施方式中，所述反相放大模块10包括P型晶体管T1和第一晶体管T2，所述P型晶体管T1的漏极输入开通电压VGH(连接第一供电端，高电平)，P型晶体管T1的栅极连接第一晶体管T2的栅极和驱动模块(输入列驱动信号SELn[m])，P型晶体管T1的源极连接第一晶体管T2的漏极和发光模块 30，第一晶体管T2的源极输入关断电压VGL(连接第二供电端，低电平)。

其中，所述第一晶体管T2为N型晶体管，P型晶体管T1和第一晶体管T2组成一反相放大器，列驱动信号SELn[m]为低电平时，P型晶体管T1导通且第一晶体管T2截止，高电平的开通电压VGH通过P型晶体管T1输出以控制发光模块30导通而发光；列驱动信号SELn[m]为高电平时，P型晶体管T1截止且第一晶体管T2导通，低电平的关断电压VGL通过第一晶体管T2输出以关闭发光模块30而停止发光。

在一个实施例中，所述发光模块30包括发光器件EL和第二晶体管T3，所述发光器件EL的正极输入供电电压VDD(连接第三供电端)，发光器件的正极连接初始化模块 20，发光器件EL的负极连接第二晶体管T3的漏极和初始化模块20,第二晶体管T3的栅极连接P型晶体管T1的源极和第一晶体管T2的漏极，第二晶体管T3的源极接地VSS。

其中，所述第二晶体管T3为N型晶体管，所述第二晶体管T3的栅极电压为低电平的关断电压VGL时，第二晶体管T3截止，发光器件EL不发光；当所述栅极电压为高电平的开通电压VGH时，第二晶体管T3导通，VDD与VSS之间可形成通路，发光器件EL 发光。

在一个实施例中，所述初始化模块20包括第三晶体管T4，所述第三晶体管T4的漏极连接发光器件EL的正极，第三晶体管的漏极输入供电电压，第三晶体管T4的栅极连接驱动模块(输入行驱动信号RET[n])，第三晶体管T4的源极连接发光器件EL的负极和第二晶体管T3的漏极。

其中，所述第三晶体管T4为N型晶体管，所述行驱动信号RET[n]用于对发光器件EL进行初始化；当行驱动信号RET[n]为高电平时，第三晶体管T4导通使得发光器件EL 的正极和负极直接短路，从而排除掉上一时序所遗留下的电荷，进行初始化操作，避免下个时序的写入工作被上一时序残留的电荷所影响，避免发光器件EL漏光而劣化对比度。行驱动信号RET[n]为低电平时，第三晶体管T4截止，由列驱动信号SELn[m]来控制发光器件EL是否发光。

具体实施时，上述的各个晶体管采用薄膜晶体管(TFT)，所述发光器件EL可采用电激发光器件，如发光二极管、EL(电激发光)冷光片、或有机发光器件。

请参阅图3至图7，所述像素电路的工作原理为：

对发光器件EL进行初始化：如图4和图5所示，先输出高电平的列驱动信号 SELn[m]，使P型晶体管T1截止且N型的第一晶体管T2导通，N型的第二晶体管T3的栅极电压为低电平而截止，发光器件EL不发光。此时再输出高电平的行驱动信号 RET[n]，使N型的第三晶体管T4导通，发光器件EL的正极和负极短路而释放电荷，在发光器件EL不发光的期间内进行初始化操作，如图4中的t1时间。

控制发光器件EL的发光时长，以控制其发光亮度：如图6和图7所示，列驱动信号SELn[m]先变为低电平并输入第三晶体管T4的栅极，控制N型的第三晶体管T4截止；行驱动信号RET[n]为低电平并输入P型晶体管T1的栅极和第一晶体管T2的栅极，控制 P型晶体管T1导通且第一晶体管T2截止，高电平的开通电压VGH输出至第二晶体管T3 的栅极，T3导通，电流ITFT流过发光器件EL使EL而发光。通过控制列驱动信号SELn[m] 的低电平的时长，即可控制第二晶体管T3保持导通(开启状态)的时长，从而控制发光器件EL的发光时长，低电平越长则发光时长。

发光器件EL的发光时长不同，其亮度大小不同，发光时间越长则亮度越亮，如图8所示，采用独立脉冲形式(即列驱动信号SELn[m]和行驱动信号RET[n]只有一个高脉冲) 并结合本实施例的像素电路，在持续时间较长的低电平期间控制发光器件EL发光，即可延长最大发光时间(图中阴影部分)，从而提高数据深度。

本实用新型还提供了一种主动式面板，其连接驱动模块，请一并参阅图9和图10，所述主动式面板的显示区域2内设置若干个(N×M个)上述的像素电路1，每个像素电路对应一个像素点，各个像素电路1均与所述驱动模块连接，所述驱动模块输出N条行驱动信号RET[n]和M条列驱动信号SELn[m](N、M是驱动信号条数的最大值，n、m是驱动信号条数的中间任意值，n、m、N、M均为正整数)，每行的各个像素电路1检测对应行的行驱动信号RET[n]为第一行驱动信号时，对所述像素电路中包括的发光器件进行初始化，每列的各个像素电路1对相应的列驱动信号SELn[m]进行电平反相后控制自身的发光状态用于在所述行驱动信号RET[n]为第二行驱动信号，且对所述列驱动信号进行电平反相后输出控制信号时，控制所述发光器件的发光状态。

其中，所述驱动模块可设置在驱动板上，主动式面板和驱动板均设置在显示器内，此为现有技术，此处不做详述。主动式面板的基底,使用LTPS(低温多晶硅)或Metal Oxide(金属氧化物)等材质制成的刚性玻璃(Rigid Glass)或是柔性PI(聚酰亚胺)膜的主动器件来制作,可提高显示器本身的特征优势。本实施例提供的像素电路1可在脉冲信号的驱动下,大幅度延长发光时间,使得数据深度(Data Depth)可做提升,得到更多的色采灰阶,提升显示器的规格能力。

N条列驱动信号SELn[m]可独立地对同一垂直方向的各个发光器件EL进行发光时长的控制，也即是说，每一列上的各个像素电路1，第n条列驱动信号SELn[m]对该列的第n行的像素电路1进行控制，如第一列上的第一行的像素电路1由SEL1[1]信号控制，第一列上的第n行的像素电路1由SELn[1]信号控制，第一列上最后一行(即N行)的像素电路1由SELN[1]信号控制，SELn[m]中的m表示是哪一列，n表示是哪一行。这样同一列中即可出现N行不同的发光状态，从而实现灰阶显示的多样化。

综上所述，本实用新型所提供的一种像素电路和主动式面板，通过在发光器件处并联设置一个晶体管来对发光器件进行初始化，即可避免上一时序的电流对其亮度产生的影响；通过设置由P型晶体管和第一晶体管组成的反相放大器来对列驱动信号SELn[m] 进行反向，即可在持续时间较长的低电平期间控制发光器件发光，从而延长最大发光时间，即可提高数据深度；通过在垂直方向上设置多个列驱动信号SELn[m]，即可实现对每列的各个发光器件的独立控制，以实现灰阶变化的多样性。

应当理解的是，本实用新型的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种像素电路，所述像素电路用于连接驱动模块，所述驱动模块用于提供列驱动信号和行驱动信号，其特征在于，所述像素电路包括发光模块、反相放大模块以及初始化模块，所述初始化模块和反相放大模块均与所述驱动模块连接：

所述初始化模块，用于在所述驱动模块输出第一行驱动信号时，对所述发光模块中包括的发光器件进行初始化；

所述反相放大模块，用于对所述驱动模块输出的列驱动信号进行电平反相后输出控制信号；

所述发光模块，用于在所述驱动模块输出第二行驱动信号，且所述反相放大模块输出表征导通所述发光模块所在电路的控制信号时，控制所述发光模块中包含的发光器件发光。

2.根据权利要求1所述的像素电路，其特征在于，所述反相放大模块包括P型晶体管和第一晶体管，所述P型晶体管的漏极输入开通电压，所述P型晶体管的栅极连接所述第一晶体管的栅极和所述驱动模块，所述P型晶体管的源极连接所述第一晶体管的漏极和所述发光模块，所述第一晶体管的源极输入关断电压；所述第一晶体管为N型晶体管；

所述列驱动信号控制P型晶体管导通且第一晶体管截止时，P型晶体管输出开通电压作为表征导通所述发光模块所在电路的控制信号。

3.根据权利要求2所述的像素电路，其特征在于，所述发光模块包括发光器件和第二晶体管，所述发光器件的正极输入供电电压，发光器件的正极连接所述初始化模块，所述发光器件的负极连接所述第二晶体管的漏极和所述初始化模块,所述第二晶体管的栅极连接所述P型晶体管的源极和所述第一晶体管的漏极，所述第二晶体管的源极接地；

在所述驱动模块输出第二行驱动信号控制所述初始化模块截止，且所述控制信号为开通电压控制所述第二晶体管导通时，发光器件发光。

4.根据权利要求3所述的像素电路，其特征在于，所述发光器件为发光二极管、电激发光冷光片、或有机发光器件。

5.根据权利要求3或4所述的像素电路，其特征在于，所述初始化模块包括第三晶体管，所述第三晶体管的漏极连接所述发光器件的正极，第三晶体管的漏极输入供电电压，所述第三晶体管的栅极连接所述驱动模块，所述第三晶体管的源极连接所述发光器件的负极和所述第二晶体管的漏极；

在所述驱动模块输出第一行驱动信号时，所述第三晶体管导通使所述发光器件的正极和负极短路，所述发光器件上电荷被释放以进行初始化。

6.一种主动式面板，所述主动式面板用于连接驱动模块，其特征在于，所述主动式面板的显示区域内设置若干个如权利要求1-5任一项所述像素电路，各个像素电路均与所述驱动模块连接；

所述驱动模块用于提供行驱动信号和列驱动信号；

每行的各个像素电路用于在所述驱动模块输出第一行驱动信号时，对所述像素电路中包括的发光器件进行初始化；

每列的各个像素电路用于在所述驱动模块输出第二行驱动信号，且对所述列驱动信号进行电平反相后输出控制信号时，控制所述发光器件的发光状态。

7.根据权利要求6所述的主动式面板，其特征在于，所述像素电路包括发光模块、反相放大模块以及初始化模块，所述初始化模块和反相放大模块均与所述驱动模块连接：

所述初始化模块，用于在所述驱动模块输出第一行驱动信号时，对所述发光模块中包括的发光器件进行初始化；

所述反相放大模块，用于对所述驱动模块输出的列驱动信号进行电平反相后输出控制信号；

所述发光模块，用于在所述驱动模块输出第二行驱动信号，且所述反相放大模块输出表征导通所述发光模块所在电路的控制信号时，控制所述发光模块中包含的发光器件发光。

8.根据权利要求7所述的主动式面板，其特征在于，所述反相放大模块包括P型晶体管和第一晶体管，所述P型晶体管的漏极输入开通电压，所述P型晶体管的栅极连接所述第一晶体管的栅极和所述驱动模块，所述P型晶体管的源极连接所述第一晶体管的漏极和所述发光模块，所述第一晶体管的源极输入关断电压；所述第一晶体管为N型晶体管；

所述列驱动信号控制P型晶体管导通且第一晶体管截止时，P型晶体管输出开通电压作为表征导通所述发光模块所在电路的控制信号。

9.根据权利要求8所述的主动式面板，其特征在于，所述发光模块包括发光器件和第二晶体管，所述发光器件的正极输入供电电压，发光器件的正极连接所述初始化模块，所述发光器件的负极连接所述第二晶体管的漏极和所述初始化模块,所述第二晶体管的栅极连接所述P型晶体管的源极和所述第一晶体管的漏极，所述第二晶体管的源极接地；

在所述驱动模块输出第二行驱动信号控制所述初始化模块截止，且所述控制信号为开通电压控制所述第二晶体管导通时，发光器件发光。

10.根据权利要求8或9所述的主动式面板，其特征在于，所述初始化模块包括第三晶体管，所述第三晶体管的漏极连接所述发光器件的正极，第三晶体管的漏极输入供电电压，所述第三晶体管的栅极连接所述驱动模块，所述第三晶体管的源极连接所述发光器件的负极和所述第二晶体管的漏极；

在所述驱动模块输出第一行驱动信号时，所述第三晶体管导通使所述发光器件的正极和负极短路，所述发光器件上电荷被释放以进行初始化。

Images