CN212965267U - 具有保护功能的半导体器件测试装置 - Google Patents
具有保护功能的半导体器件测试装置 Download PDFInfo
- Publication number
- CN212965267U CN212965267U CN202021141177.0U CN202021141177U CN212965267U CN 212965267 U CN212965267 U CN 212965267U CN 202021141177 U CN202021141177 U CN 202021141177U CN 212965267 U CN212965267 U CN 212965267U
- Authority
- CN
- China
- Prior art keywords
- unit
- signal
- switch
- module
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 150
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000012545 processing Methods 0.000 claims description 31
- 238000005259 measurement Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型属于半导体器件测试技术领域,公开一种具有保护功能的半导体器件测试装置,包括:测试回路单元,电性连接于被测器件单元形成保护支路;采集保护单元,采集所述被测器件单元的至少一电性能参数信号,所述采集保护单元根据所述电性能参数信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述采集保护单元控制所述测试回路单元使得电流从所述被测器件单元换流到所述保护支路。
Description
技术领域
本实用新型属于半导体器件测试技术领域,具体地说,特别涉及一种具有保护功能的半导体器件测试装置。
背景技术
可控型半导体器件的安全工作区是其非常重要的参数,在测试过程中若发生失效,如关断失效,芯片通常会由于热过程而发生不可逆的击穿。传统测试中,只能对每个芯片或器件进行一次测试,无法测试不同电压下完整的安全工作区(SOA),而由于击穿时的热过程,也无法准确定位及分析失效位置。
具体地说,半导体器件测试可以分为器件测试和元胞测试。其中器件测试指对封装之后的半导体器件进行测试,各元胞的阴极和阳极接在同一电极上与外电路连接,测试得到的是所有元胞总电压电流特性。对于多元胞并联结构的芯片,元胞测试则指对其中单个或多个元胞进行元胞级别的测试,可以直接测试芯片中的单个或多个元胞,不再受到封装的限制。
器件测试是目前半导体器件研发过程必要的测试方法。但由于工艺不均匀性以及封装的非对称性,多元胞并联芯片内部不同元胞之间的电流并不是均匀分配的,元胞纵向结构和横向分布对外特性的影响相互耦合在一起,无法准确判断失效时的内部机理,故元胞测试也是一种非常重要且有效的测试方式。
不论是哪种方式,传统测试中芯片在关断失败后容易出现不可逆的击穿,这使得安全工作区测试变成一种损耗极大的测试。因此,为了在测试过程中有效保护芯片,使得同一芯片可以测得不同电压下的完整安全工作区,或者在可控失效后限制热过程的扩展,从而准确定位及分析失效位置,亟需开发一种克服上述缺陷的具有保护功能的半导体器件测试装置。
实用新型内容
针对上述问题,本实用新型提供一种具有保护功能的半导体器件测试装置,其中,包括:
测试回路单元,电性连接于被测器件单元形成保护支路;
采集保护单元,采集所述被测器件单元的至少一电性能参数信号,所述采集保护单元根据所述电性能参数信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述采集保护单元控制所述测试回路单元使得电流从所述被测器件单元换流到所述保护支路。
上述的半导体器件测试装置,其中,测试回路单元包括:电容、负载、第一开关及第二开关,所述电容与所述负载串联连接,所述第一开关与所述被测器件单元串联连接后的一端电性连接于所述第二开关的一端及所述电容,所述第一开关与所述被测器件单元串联连接后的另一端电性连接于所述第二开关的另一端及所述负载,所述第二开关所在支路为所述保护支路。
上述的半导体器件测试装置,其中,所述第一开关为全控型器件,所述第二开关为全控型器件或半控型器件。
上述的半导体器件测试装置,其中,所述采集保护单元包括:
测量电路,电性连接于所述被测器件单元,所述测量电路采集并获得至少一所述电性能参数信号;
控制电路,电性连接于所述测量电路及所述被测器件单元,所述控制电路根据关断触发信号控制所述被测器件单元关断,所述控制电路根据所述至少一所述电性能参数信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述控制电路输出控制信号控制所述第一开关断开及所述第二开关闭合,使得流过所述被测器件单元的电流从所述被测器件单元换流到所述保护支路。
上述的半导体器件测试装置,其中,所述控制电路包括:
比较模块,电性连接于所述测量电路,将所述电性能参数信号与一阈值信号比较后输出第一信号;
处理模块,电性连接于所述被测器件单元及所述比较模块,所述处理模块输出所述关断触发信号及自锁信号,
自锁模块,电性连接于所述处理模块及所述比较模块,所述自锁模块选择性的输出所述第一信号或所述自锁信号;
驱动模块,电性连接于所述自锁模块、所述第一开关及所述第二开关,所述驱动模块根据所述自锁信号控制所述第一开关及所述第二开关的动作。
上述的半导体器件测试装置,其中,所述处理模块根据所述第一信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述处理模块输出所述自锁信号至所述自锁模块,所述自锁模块于所述第一信号及所述自锁信号中选择所述自锁信号输出至所述驱动模块,所述驱动模块根据所述自锁信号控制所述第一开关断开及所述第二开关闭合。
上述的半导体器件测试装置,其中,所述控制电路还包括屏蔽模块,所述屏蔽模块电性连接于所述比较模块、所述自锁模块及所述处理模块,所述被测器件单元在关断初期,所述处理模块输出屏蔽信号至所述屏蔽模块,所述屏蔽模块输出所述屏蔽信号至所述自锁模块。
上述的半导体器件测试装置,其中,所述处理模块于一设置时间内持续输出所述屏蔽信号。
上述的半导体器件测试装置,其中,所述被测器件单元包括一个被测器件或并联连接的多个被测器件。
上述的半导体器件测试装置,其中,至少一所述电性能参数信号包括:每一所述被测器件的阳阴极电压、门极电压、阳极电流、阴极电流、阳极电流变化斜率、阴极电流变化斜率、阳极电压变化斜率及多个所述被测器件之间的电流比例中的至少一者。
综上所述,本实用新型相对于现有技术其功效在于,本实用新型适用于器件级别或元胞级别的测试,同时具有保护功能,可以测试分析同一芯片不同电压下最大关断电流能力等特性,也可以在芯片失效后有效防止由热过程导致的失效点扩散,从而准确定位失效位置。同时本实用新型适用于各类型可控型器件测试及其芯片的元胞级别测试,如IGCT、IGBT、GTO、MOSFET等。
本实用新型的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型半导体器件测试装置的结构示意图;
图2为换流前示意图;
图3为换流后示意图;
图4为控制电路结构示意图;
图5为本实用新型另一实施例的测试回路单元结构示意图;
图6为GCT芯片示意图;
图7为半导体器件测试装置的时序逻辑图;
图8为信号时序图;
图9为本实用新型半导体器件测试方法的流程图。
其中,附图标记为:
测试回路单元:11;
电容:Cbus;
负载:Zload;
第一开关:S1;
第二开关:S2;
电阻:Rbus;
电感:Ls;
负载电感:Lload;
二极管:D1;
采集保护单元:12;
测量电路:121;
控制电路:122;
比较模块:1221;
处理模块:1222;
自锁模块:1223;
驱动模块:1224;
屏蔽模块:1225;
保护支路:P;
被测器件单元:DUT。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。
关于本文中的“多个”包括“两个”及“两个以上”。
请参照图1,图1为本实用新型半导体器件测试装置的结构示意图。如图1 所示,本实用新型的具有保护功能的半导体器件测试装置,包括:测试回路单元11及采集保护单元12;测试回路单元11电性连接于被测器件单元DUT形成保护支路P;采集保护单元12采集所述被测器件单元DUT的至少一电性能参数信号,所述采集保护单元12根据所述电性能参数信号判断所述被测器件单元DUT是否失效,当所述被测器件单元DUT失效时,所述采集保护单元12控制所述测试回路单元11使得电流从所述被测器件单元DUT换流到所述保护支路。
其中,所述被测器件单元DUT包括一个被测器件或并联连接的多个被测器件。
其中,至少一所述电性能参数信号包括:每一所述被测器件的阳阴极电压、门极电压、阳极电流、阴极电流、阳极电流变化斜率di/dt、阴极电流变化斜率dv/dt、阳极电压变化斜率及多个所述被测器件之间的电流比例中的至少一者。
请参照图2和图3,图2为换流前示意图;图3为换流后示意图。如图2 和图3所示,当被测器件单元DUT失效时,电流从被测器件单元DUT换流到保护支路,防止失效进一步发展,进而有效保护被测器件单元DUT。
再请参照图1,在本实施例中测试回路单元11包括:电容Cbus、负载Zload、第一开关S1及第二开关S2,所述电容Cbus与所述负载Zload串联连接,所述第一开关S1与所述被测器件单元DUT串联连接后的一端电性连接于所述第二开关S2的一端及所述电容Cbus,所述第一开关S1与所述被测器件单元DUT串联连接后的另一端电性连接于所述第二开关S2的另一端及所述负载Zload,所述第二开关 S2所在支路为所述保护支路P。其中,在本实施例中,在器件测试过程中,为了描绘出SOA特性,负载Zload通常采用纯电感型负载进行测量。
需要说明的是,第一开关S1与被测器件单元DUT串联,故S1通流能力需要与DUT相当或更大。检测到失效后,控制开关S1断开可以使电流更快地换流到保护支路,故S1关断电流能力需要大于主回路可能通过的最大电流值。同时,保护支路P中的第二开关S2与DUT、S1并联,故S2阻断耐压需要高于DUT和S2串联支路两侧可能出现的最高过电压。电流换流至保护支路后,S2可以在一定时间后主动关断,也可以持续导通等待电容Cbus放电完毕。故S2需要有和被测器件匹配的通流能力,若保护后主动关断,S2需要选择全控器件,且关断电流能力需要大于主回路可能通过的最大电流值。
其中,在本实施例中,所述第一开关及/或所述第二开关为全控型器件,具体地说,为了缩短测试回路单元11换流延时,测试回路单元11有以下附加特点:
由公式U=L·di/dt可得,换流速度d i/dt与电压有关,被测器件单元在关断过程中若发生失效,阳极电压明显跌落,失效后往往呈现短路特性,阳阴极电压为零,使得换流速度较慢。为了加快换流速度,判断为失效后断开与被测器件单元串联的开关S1,只要S1动作速度足够快,就可以成功关断并建立起电压,加快电流换流至保护支路的速度。故在本测试系统中,S1采用高频电力电子开关,如高速MOSFET、GaN晶体管等。
同时,在检测到失效后,断开S1、闭合S2,S2的开通速度也影响到换流速度。故S2在器件选型时,除了要满足相应的电压电流等级,也要保证开通延时小,开通关断速度快。由公式U=L·di/dt可得,换流速度di/dt也和回路杂散电感有关,本测试装置采用紧凑型连接方式减小换流回路的杂散电感,加快换流速度。
在请参照图1,进一步地,采集保护单元12包括:测量电路121及控制电路122,测量电路121电性连接于所述被测器件单元DUT,所述测量电路122 采集并获得至少一所述电性能参数信号;控制电路122电性连接于所述测量电路121及所述被测器件单元DUT,所述控制电路122根据关断触发信号控制所述被测器件单元DUT关断,所述控制电路122根据所述至少一所述电性能参数信号判断所述被测器件单元DUT是否失效,当所述被测器件单元DUT失效时,需要进入保护状态,以实现对器件的保护,所述控制电路122输出控制信号控制所述第一开关S1断开及所述第二开关S2闭合,使得流过所述被测器件单元DUT 的电流从所述被测器件单元DUT换流到所述保护支路P。
具体地说,控制电路122接收并处理测量电路121传入的电性能参数信号,经过控制电路122内部判断处理后,最终输出S1、S2的控制信号,其中,在本实施例中,控制信号以光信号或电信号的形式进行传输,但本实用新型并不以此为限。
失效判断依据需要根据器件的失效特性而定,判断依据可以选择阳阴极电压、门极电压、阳极电流、阴极电流、阳极电流变化斜率、阴极电流变化斜率、阳极电压变化斜率等参数,多元胞或多器件并联测试时,也可以采用DUT之间电流比例等参数作为判断依据。这些参数都可以通过测量单元电路121,并作为控制电路122的输入信号。而失效判断后,不论转入闲置状态还是保护状态,都需要控制单元给出S1、S2相应的控制信号。
请参照图4,图4为控制电路结构示意图。如图4所示,所述控制电路122 包括:
比较模块1221,电性连接于所述测量电路121,将所述电性能参数信号与一阈值信号比较后输出第一信号;
处理模块1222,电性连接于所述被测器件单元DUT及所述比较模块1221,所述处理模块1222输出所述关断触发信号及自锁信号,在本实施例中,处理模块1222为FPGA、单片机等可编程集成芯片;
自锁模块1223,电性连接于所述处理模块1222及所述比较模块1221,所述自锁模块1223选择性的输出所述第一信号或所述自锁信号;
驱动模块1224,电性连接于所述自锁模块1223、所述第一开关S1及所述第二开关S2,所述驱动模块1224根据所述自锁信号控制所述第一开关及所述第二开关的动作。
其中,所述处理模块1222根据所述第一信号判断所述被测器件单元DUT 是否失效,当所述被测器件单元DUT失效时,所述处理模块1222输出所述自锁信号至所述自锁模块1223,所述自锁模块1223于所述第一信号及所述自锁信号中选择所述自锁信号输出至所述驱动模块1224,所述驱动模块1224根据所述自锁信号控制所述第一开关S1断开及所述第二开关S2闭合。其中在本实施例中,自锁信号是在处理模块1222判断DUT为失效后,经过一定延时后发出。
进一步地,所述控制电路122还包括屏蔽模块1225,所述屏蔽模块1225 电性连接于所述比较模块1221、所述自锁模块1223及所述处理模块1222,所述被测器件单元DUT在关断初期,所述处理模块1222输出屏蔽信号至所述屏蔽模块1225,所述屏蔽模块1225输出所述屏蔽信号至所述自锁模块1223,其中处理模块1222于一设置时间内持续输出所述屏蔽信号,在本实施例中,设置时间为一时间范围,例如0-1μs,即当处理模块1222从初始时刻0至1μs内持续输出屏蔽信号,到达1μs后则停止输出屏蔽信号。
其中,在本实施例中,比较模块由比较器或功率运放组成,屏蔽模块由或门逻辑电路组成,自锁模块由与门逻辑电路组成,但本实用新型并不以此为限。
以下举一具体实施例,说明本实用新型控制电路的工作过程如下:
1、比较模块1221的一端接收测量电路121输出的信号,另一端为设定的参考电压信号,在本实施例中,参考电压信号为母线电压的k倍(k<1)。其中,在本实施例以阳阴极电压作为判断失效的依据,但本实用新型并不以此为限,在阳阴极电压信号高于参考电压信号后开始判断,未失效情况下此后阳阴极电压信号始终高于参考电压信号,比较模块1221输出高电平信号,若器件发生失效阳极电压跌落,阳阴电压信号低于参考电压信号,比较模块1221输出低电平信号。
2、屏蔽模块1225起到了在关断初期屏蔽比较模块1221信号的作用。在关断初期,屏蔽信号为高电平,此时即使测量电路121输入的阳阴极电压信号低于参考电压信号,比较模块1221输出低电平信号时,而屏蔽模块1225输出仍然保持高电平的屏蔽信号,实现在阳阴极电压信号高于参考电压信号后开始判断的时序,
3、屏蔽模块1225的输出信号和自锁信号作为下一级自锁模块1223的输入信号。比较模块1221及屏蔽模块1225输出为低电平时可以认为器件发生了失效,自锁信号使得自锁模块1223在判断为失效后始终保持在低电平信号,使控制电路保持在保护状态。
在本实用新型的其他实施例中,失效的判断依据还可为:
1、若测量值为门极电压,参考值为关断时正常门极电压的k倍(k<1),测量值低于参考值时,比较模块1221输出低电平,判定为失效。
2、若测量值为阳极电流,参考值为正常关断电流的k倍(k<1),测量值高于参考值时,比较模块1221输出高电平,判定为失效。
3、若测量值为阴极电流,参考值为0,若关断后阴极再次通流,测量值高于参考值时,比较模块1221输出高电平,判定为失效。
4、若测量值为阳极电流变化斜率,参考值为0,正常关断过程中阳极电流减小,斜率为负,失效后阳极电流增大,斜率为正。
5、若测量值为阴极电流变化斜率,参考值为0,正常关断过程中阴极电流减小或始终为0,斜率为负或零,失效后阴极电流增大,斜率为正。
6、若测量值为阳极电压变化斜率,参考值为0,正常关断过程中阳极电压增大,斜率为正,失效后阳极电压跌落,斜率为负。
7、多元胞或多器件并联测试时,也可以采用DUT之间电流比例等参数作为判断依据。即测试量为两个被测器件的电流比值,参考值为正常通流时的电流比例,若任意有一被测器件电流与另一被测器件电流比例迅速增大(与减小等价),则判定为失效。
请参照图5,图5为本实用新型另一实施例的测试回路单元结构示意图。图5示出的测试回路单元的结构与图1示出的测试回路单元的结构大致相同,因此相同部分在此就不再赘述了,现将不同部分说明如下。如图5所示,在本实施例中,测试回路单元11采用不带缓冲的感性负载测试回路,测试回路单元 11包括电容Cbus、电阻Rbus、电感Ls、负载电感Lload、二极管D1、第一开关S1和第二开关S2,第二开关S2并联在第一开关S1和被测器件单元DUT两端。其中,电容Cbus为主电路电源,电阻Rbus起限流作用,电感Ls为回路的杂散电感,负载电感Lload限制被测器件开通过程中的d i/dt,二极管D1为负载电感Lload提供续流回路。
在本实施例中,第一开关S1选用GaN晶体管,在保证通流能力和关断电流能力的同时,动作速度快,可以成功关断并建立起电压,加快电流从主回路换流至保护支路的速度。第二开关S2选用IGBT,具有足够的耐压能力、通流能力和关断电流能力,并且能快速开断,满足测试需求。特别的,第二开关S2以及负载电感Lload的反并联二极管在器件选型时,应选择低杂散电容器件,防止杂散电容影响被测器件的关断条件。
请参照图6,图6为GCT芯片示意图。S1、S2采用分立式元器件,用焊接的方式通过导线或印刷电路板与测试回路连接。GCT芯片为上千个元胞并联的整晶圆结构,如图6所示,进行元胞测试时,不再受到传统测试中的管壳和压接结构的限制,GCT芯片的阴极梳条和门极通过探针和键合线与测试回路连接,阳极为整面金属电极,采用真空吸附的方式与测试回路连接。
由于GCT失效往往伴随着电压的迅速跌落,在本实施例中,采用被测器件的阳阴极电压作为判断依据,即图4中比较模块输入的测量值是由测量单元测得的阳阴极电压,电压可以用高压差分探头测量得到。自锁模块输出S1及S2的控制信号时,可以经过信号隔离,防止测量时控制信号与测量信号之间的相互干扰。
再请参照图7,在该实施例中,测试系统的时序逻辑如7所示。在这里,需要说明,该时序逻辑可以根据实际工况应用而异,并不与本专利上述各特点唯一对应。
上电后,测试系统由初始状态进入闲置状态,控制单元等待外界的触发信号;接收到触发信号后,测试系统进入触发状态,由控制单元发出包括对被测器件单元的开通触发信号和指定延迟时间后的关断触发信号;发出关断触发信号后,测试系统进入测试状态,测量电路开始监测被测器件单元的阳阴极电压,并将结果输入控制电路,控制电路不停地判断被测器件单元是否发生失效,内部判断逻辑与上述保护系统的失效检测原理一致。若无失效,被测器件单元转入闲置状态,等待下一次触发;若检测到失效,被测器件单元转入保护状态,给开关S1和开关S2相应的控制信号,断开S1,闭合S2,使主回路中流过被测器件单元的电流快速换流至保护支路P。
请参照图8,图8为信号时序图。如图8所示,
图中Vak为所测阳阴极电压,被测器件单元关断后,阳阴极电压增大,正常关断时,电压经历一段时间的过电压后稳定在母线电压Vbus,如图中Vak 虚线所示。若器件在关断过程中发生失效,阳阴极电压迅速下降,如图中Vak 实线所示。关断初期,电压小于参考值k*Vbus,此时比较模块输出低电平,屏蔽信号使得屏蔽模块输出保持高电平,屏蔽了这段时间。t1时刻移除屏蔽信号, t2时刻器件发生失效时,比较模块输出和屏蔽模块输出均从高电平变为低电平。自锁模块由与门逻辑电路组成,若此时判断为关断失效,处理模块在t3时刻施加自锁信号,也就是低电平信号,使得自锁模块的输出锁定在低电平状态。
其中,在测试过程中,控制单元的精准判断以及系统的快速动作非常重要。测试装置的动作延迟可以分为两部分,一部分为控制单元延时,另一部分为测试回路单元延时。本专利提出的测试装置具有快速保护功能,整体系统动作时间在几十纳秒量级。
为了实现快速保护功能,针对控制单元有以下附加特点:
控制单元延时包括:测量电路采集测量延时dt1,测量信号传输延时dt2、控制单元信号处理延时dt3、门极驱动信号传输延时dt4。
控制单元内部需要进行一系列逻辑判断,最终得到S1、S2的门极驱动信号。为了保证控制单元的快速响应,逻辑判断直接使用高速逻辑门组合逻辑电路,而FPGA、单片机等可编程集成芯片只用于输出屏蔽控制信号和自锁信号,可有效减小控制单元信号处理时延dt3。
在涉及电信号参考电位的转换过程中,通常包含电信号直接转换、通过磁耦转换、通过光耦转换等方式,在本系统中,考虑到信号延迟的要求,通常采用电信号直接转换或通过磁耦(代替光纤)转换的方式进行。门极驱动将数字信号转换为电压(IGBT)或电流信号(IGCT)。
请参照图9,图9为本实用新型半导体器件测试方法的流程图。如图9所示,本实用新型的具有保护功能的半导体器件测试方法,用于上述中所述的半导体器件测试装置,所述半导体器件测试方法包括:
步骤S1:通过保护支路电性连接于测试回路单元与被测器件单元;
步骤S2:采集被测器件单元的至少一电性能参数信号,根据电性能参数信号判断被测器件单元是否失效,当被测器件单元失效时,控制测试回路单元使得电流从被测器件单元换流到保护支路。
综上所述,本实用新型适用于半导体器件测试,更适用于器件级别或元胞级别的测试,同时具有保护功能,可以测试分析同一芯片不同电压下最大关断电流能力等特性,也可以在芯片失效后有效防止由热过程导致的失效点扩散,从而准确定位失效位置。
尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (10)
1.一种具有保护功能的半导体器件测试装置,其特征在于,包括:
测试回路单元,电性连接于被测器件单元形成保护支路;
采集保护单元,采集所述被测器件单元的至少一电性能参数信号,所述采集保护单元根据所述电性能参数信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述采集保护单元控制所述测试回路单元使得电流从所述被测器件单元换流到所述保护支路。
2.如权利要求1所述的具有保护功能的半导体器件测试装置,其特征在于,测试回路单元包括:电容、负载、第一开关及第二开关,所述电容与所述负载串联连接,所述第一开关与所述被测器件单元串联连接后的一端电性连接于所述第二开关的一端及所述电容,所述第一开关与所述被测器件单元串联连接后的另一端电性连接于所述第二开关的另一端及所述负载,所述第二开关所在支路为所述保护支路。
3.如权利要求2所述的具有保护功能的半导体器件测试装置,其特征在于,所述第一开关为全控型器件,所述第二开关为全控型器件或半控型器件。
4.如权利要求2-3中任一项所述的具有保护功能的半导体器件测试装置,其特征在于,所述采集保护单元包括:
测量电路,电性连接于所述被测器件单元,所述测量电路采集并获得至少一所述电性能参数信号;
控制电路,电性连接于所述测量电路及所述被测器件单元,所述控制电路根据关断触发信号控制所述被测器件单元关断,所述控制电路根据所述至少一所述电性能参数信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述控制电路输出控制信号控制所述第一开关断开及所述第二开关闭合,使得流过所述被测器件单元的电流从所述被测器件单元换流到所述保护支路。
5.如权利要求4所述的具有保护功能的半导体器件测试装置,其特征在于,所述控制电路包括:
比较模块,电性连接于所述测量电路,将所述电性能参数信号与一阈值信号比较后输出第一信号;
处理模块,电性连接于所述被测器件单元及所述比较模块,所述处理模块输出所述关断触发信号及自锁信号,
自锁模块,电性连接于所述处理模块及所述比较模块,所述自锁模块选择性的输出所述第一信号或所述自锁信号;
驱动模块,电性连接于所述自锁模块、所述第一开关及所述第二开关,所述驱动模块根据所述自锁信号控制所述第一开关及所述第二开关的动作。
6.如权利要求5所述的具有保护功能的半导体器件测试装置,其特征在于,所述处理模块根据所述第一信号判断所述被测器件单元是否失效,当所述被测器件单元失效时,所述处理模块输出所述自锁信号至所述自锁模块,所述自锁模块于所述第一信号及所述自锁信号中选择所述自锁信号输出至所述驱动模块,所述驱动模块根据所述自锁信号控制所述第一开关断开及所述第二开关闭合。
7.如权利要求6所述的具有保护功能的半导体器件测试装置,其特征在于,所述控制电路还包括屏蔽模块,所述屏蔽模块电性连接于所述比较模块、所述自锁模块及所述处理模块,所述被测器件单元在关断初期,所述处理模块输出屏蔽信号至所述屏蔽模块,所述屏蔽模块输出所述屏蔽信号至所述自锁模块。
8.如权利要求7所述的具有保护功能的半导体器件测试装置,其特征在于,所述处理模块于一设置时间内持续输出所述屏蔽信号。
9.如权利要求2所述的具有保护功能的半导体器件测试装置,其特征在于,所述被测器件单元包括一个被测器件或并联连接的多个被测器件。
10.如权利要求9所述的具有保护功能的半导体器件测试装置,其特征在于,至少一所述电性能参数信号包括:每一所述被测器件的阳阴极电压、门极电压、阳极电流、阴极电流、阳极电流变化斜率、阴极电流变化斜率、阳极电压变化斜率及多个所述被测器件之间的电流比例中的至少一者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021141177.0U CN212965267U (zh) | 2020-06-18 | 2020-06-18 | 具有保护功能的半导体器件测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021141177.0U CN212965267U (zh) | 2020-06-18 | 2020-06-18 | 具有保护功能的半导体器件测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212965267U true CN212965267U (zh) | 2021-04-13 |
Family
ID=75387034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021141177.0U Active CN212965267U (zh) | 2020-06-18 | 2020-06-18 | 具有保护功能的半导体器件测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212965267U (zh) |
-
2020
- 2020-06-18 CN CN202021141177.0U patent/CN212965267U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111766494B (zh) | 具有保护功能的半导体器件测试装置及方法 | |
Wang et al. | Monitoring bond wires fatigue of multichip IGBT module using time duration of the gate charge | |
Kadavelugu et al. | Short-circuit performance of multi-chip SiC MOSFET modules | |
Gonzalez et al. | Impact of BTI-induced threshold voltage shifts in shoot-through currents from crosstalk in SiC MOSFETs | |
CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
CN111371293A (zh) | 一种具有状态监测及故障记录功能的igbt驱动电路 | |
CN111919129B (zh) | 用于监测多晶片功率的装置及方法 | |
Xie et al. | Online gate-oxide degradation monitoring of planar SiC MOSFETs based on gate charge time | |
CN110824325A (zh) | 一种uis测试电路及其mosfet雪崩能量补偿方法 | |
Wang et al. | Monitoring bond wire defects of IGBT module using module transconductance | |
Ouyang et al. | A fast short-circuit protection method for SiC MOSFET based on indirect power dissipation level | |
CN115113014A (zh) | 一种功率器件关断失效特性测试装置及测试方法 | |
Luo et al. | A fault detection method for partial chip failure in multichip IGBT modules based on turn-off delay time | |
US9057756B2 (en) | Test apparatus | |
CN112305393A (zh) | 电子测试设备装置及其操作方法 | |
Huang et al. | Characterization of electrical switching safe operation area on Schottky-type p-GaN gate HEMTs | |
Zhang et al. | In situ diagnosis of wire bonding faults for multichip IGBT modules based on the crosstalk effect | |
CN212965267U (zh) | 具有保护功能的半导体器件测试装置 | |
CN118033355A (zh) | SiC MOSFET的退化或失效识别电路及方法 | |
Huang et al. | IGBT condition monitoring drive circuit based on self-excited short-circuit current | |
CN211859931U (zh) | 一种具有状态监测及故障记录功能的igbt驱动电路 | |
JP7367505B2 (ja) | パワー半導体用試験方法およびパワー半導体用試験装置 | |
CN116203369A (zh) | 半导体测试电路 | |
CN116626464A (zh) | 一种SiC MOSFET器件键合线老化监测电路及在线监测方法 | |
CN116990649A (zh) | 一种高压功率器件动态特性测试电路及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |