CN212935872U - 用于触发器的系统 - Google Patents

Abstract

本实用新型涉及用于触发器的系统。本技术的各种实施方案可包括用于可复位触发器的方法和系统。该触发器可接收沿第一电路路径的时钟信号和沿第二电路路径的复位信号。该第一电路路径提供第一高电压值和第一低电压值，并且该第二电路路径提供大于该第一高电压值的第二高电压值和小于该第一低电压值的第二低电压值。

Description

用于触发器的系统

技术领域

本实用新型涉及一种用于触发器的系统。

背景技术

触发器是用于许多数字设计的基本构建块，并且可被集成到各种应用(诸如网络交换机、移动/卫星通信系统和光纤通信系统)中。触发器可用于数据采样或分频。在其中触发器用于数据采样或分频的应用中，高性能(在GHz范围内)和低功率消耗是期望的，以延长便携式装备中的电池寿命并减少发热。

对于一些应用，必须在触发器用于数据传输或用作分频器之前定义该触发器的状态。这可通过提供复位(RESET)输入以将触发器的状态定义为逻辑“低(LOW)”来实现。然而，为了实现复位功能性，一些常规架构需要附加的与门级，这增加了时钟到输出延迟，因此不利地限制频率性能并增加功率消耗。

在其他常规架构中，RESET输入和CLK/CLKB的电压电平被设定成使得触发器中充当电流源的晶体管将无法获得足够的净空来保留在饱和区域中，这限制高频性能并降低跨工艺、电压和温度变化的设计稳健性。

实用新型内容

本实用新型涉及一种用于触发器的系统，旨在为触发器提供输入路径，该输入路径在没有附加的与门级的情况下实现复位功能性；以及为触发器电路提供足以将触发器的晶体管保持在饱和区域中的电压电平。

该触发器可接收沿第一电路路径的时钟信号和沿第二电路路径的复位信号。该第一电路路径提供第一高电压值和第一低电压值，并且该第二电路路径提供大于该第一高电压值的第二高电压值和小于该第一低电压值的第二低电压值。

本实用新型解决的技术问题是，在常规系统中，必须定义触发器的状态并实现复位功能性，需要附加的与门级，这增加时钟输出延迟，因此不利地限制频率性能并增加功率消耗。在其他常规架构中，RESET输入和CLK/CLKB的电压电平被设定成使得触发器中充当电流源的晶体管将无法获得足够的净空来保留在饱和区域中，这限制高频性能并降低跨工艺、电压和温度变化的设计稳健性。

根据一个方面，一种用于触发器的系统包括：触发器电路，该触发器电路包括第一输入端子和第二输入端子；第一电路路径，该第一电路路径连接到该第一输入端子并且包括与第一电平移位器电路串联连接的第一1类放大器；和第二电路路径，该第二电路路径连接到该第二输入端子并且包括与第二电平移位器电路串联连接的第二1类放大器以及2类放大器。

在一个实施方案中，该1类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括与第一晶体管串联连接的第一电阻器，并且该第二电流路径包括与第二晶体管串联连接的第二电阻器。

在一个实施方案中，该第一电流路径和该第二电流路径被配置为连接到电压源；并且该1类放大器还包括电流源，该电流源连接到该第一电流路径和该第二电流路径。

在一个实施方案中，该2类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括第一电阻器、与该第一电阻器串联的第二电阻器和与该第二电阻器串联的第一晶体管，并且该第二电流路径包括与该第一电阻器并联的电容器、与该第一电阻器串联的第三电阻器和与该第三电阻器串联的第二晶体管。

在一个实施方案中，该第一电流路径和该第二电流路径被配置为连接到电压源，并且该2类放大器包括电流源，该电流源连接到该第一电流路径和该第二电流路径。

在一个实施方案中，该第一电平移位器电路连接到该第一1类放大器的输出端子；该第二电平移位器电路连接到该第二1类放大器的输出端子；并且该2类放大器连接到该第二电平移位器电路的输出端子。

在一个实施方案中，该第一电路路径生成具有第一高电压值和第一低电压值的时钟信号；该第二电路路径生成具有第二高电压值和第二低电压值的复位信号；该第二高电压值大于该第一高电压值；并且该第二低电压值小于该第一低电压值。

根据另一方面，一种用于触发器的系统包括：触发器电路，该触发器电路被配置为连接到具有供电电压值的电压源并且包括：第一输入端子和第二输入端子；第一子电路，该第一子电路连接到该第一输入端子和该第二输入端子并且包括用作第一电流源的第一晶体管和具有基极-发射极电压值的第二晶体管；和第二子电路，该第二子电路连接到该第一输入端子和该第二输入端子并且包括用作第二电流源的第三晶体管和具有该基极-发射极电压值的第四晶体管；以及第一电路路径，该第一电路路径连接到该第一输入端子，其中该第一电路路径被配置为生成具有第一高电压值和第一低电压值的时钟信号；和第二电路路径，该第二电路路径连接到该第二输入端子，其中该第二电路路径被配置为生成复位信号，该复位信号具有：第二高电压值，该第二高电压值大于该第一高电压值；和第二低电压值，该第二低电压值小于该第一低电压值。

在一个实施方案中，该第一电路路径包括第一1类放大器和与该第一1类放大器的输出端子连接的第一电平移位器电路；并且该第二电路路径包括第二1类放大器、与该第二1类放大器的输出端子连接的第二电平移位器电路和与该第二电平移位器电路的输出端子连接的2类放大器。

在一个实施方案中，该第一高电压值等于供电电压值减去该基极-发射极电压值；该第一低电压值等于该供电电压值减去该基极-发射极电压值减去预定常数；该第二高电压值等于该第一高电压值加上预定常数；并且该第二低电压值等于该第一低电压值减去该预定常数。

本实用新型实现的技术效果是：为触发器提供输入路径，该输入路径在没有附加的与门级的情况下实现复位功能性；以及为触发器电路提供足以将触发器的晶体管保持在饱和区域中的电压电平。

附图说明

当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。

图1是根据本技术的示例性实施方案的系统的框图；

图2是根据本技术的示例性实施方案的第一类放大器的电路图；

图3是根据本技术的示例性实施方案的第二类放大器的电路图；

图4是根据本技术的示例性实施方案的基准电压发生器的电路图；

图5是根据本技术的示例性实施方案的电平移位器的电路图；

图6是根据本技术的示例性实施方案的触发器的电路图；

图7A至图7C示出了根据本技术的示例性实施方案的第一电路路径的各种输入波形和输出波形；

图8A至图8D示出了根据本技术的示例性实施方案的第二电路路径的各种输入波形和输出波形；并且

图9A至图9C示出了根据本技术的示例性实施方案的用作分频器的触发器电路的输出行为。

具体实施方式

本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置为执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种开关器件、电流源、电压源、半导体器件，诸如晶体管、电阻器和电容器等。此外，本技术可被集成在以数据采样和/或分频为特征的任何数量的系统(诸如网络交换机、移动/卫星通信系统、光纤通信系统等)中。

参照图1，系统100可被配置为高速可复位电流模式逻辑触发器。换句话讲，系统100可在10GHz的调谐中高速操作(速度具有技术依赖性)，具有被复位的能力，并且根据电流模式逻辑电平来操作。在各种实施方案中，系统100可包括与多个电路路径连接的触发器电路105，该多个电路路径被配置为将各种信号递送到触发器电路105。例如，在示例性实施方案中，系统100可包括第一电路路径125和第二电路路径130。

在示例性实施方案中，并且参照图1和图6，触发器电路105可被配置为提供数据采样和/或频分，并且生成第一触发器输出FFout和第二触发器输出FFoutB。在示例性实施方案中，触发器电路105可被配置为D触发器，该D触发器包括用于接收第一时钟信号的第一输入端子(即，第一时钟信号端子Clock)、用于接收第二时钟信号的第二输入端子(即，第二时钟信号端子ClockB)、用于接收复位信号R的第三输入端子(即，复位端子Reset)和用于接收第一基准电压Vref1的第四输入端子(即，基准电压端子R_DC)。第一基准电压Vref1可在系统100的外部或内部。第一基准电压Vref1可由任何合适的电压发生器电路(诸如图4所示的电路)生成。在其他实施方案中，触发器电路105可包括用于特定应用或电子器件的任何合适的触发器类型。

在示例性实施方案中，触发器电路105可包括第一子电路600和第二子电路605，该第一子电路和该第二子电路一起操作以提供互补模式(诸如保持模式和跟踪模式)。当第一子电路600处于保持模式时，第二子电路605将处于跟踪模式，反之亦然。第一子电路600和第二子电路605两者都可被配置为接收供电电压VCC。供电电压VCC可根据特定应用、期望的操作规格等来选择。在示例性实施方案中，供电电压VCC为大约3.3V或更小。

第一子电路600可包括多个电阻器，诸如电阻器Ra1和Ra2。第一子电路600还可包括多个晶体管，诸如晶体管Qa1、Qa2、Qa3、Qa4、Qr1、Qr2、Qc1和Qc2。晶体管Qa1、Qa2、Qa3、Qa4、Qr1、Qr2、Qc1和Qc2可包括双极性结型晶体管或任何其他晶体管类型。晶体管Qa1、Qa2、Qa3、Qa4、Qr1、Qr2、Qc1和Qc2可被布置为形成三个电流舵放大器(current steeringamplifier)。晶体管Qa1可响应于数据信号D，晶体管Qa2可响应于反相数据信号DB，该反相数据信号DB是数据信号D的反相形式。

第一子电路600还可包括第一电流源610。第一电流源610可用晶体管(诸如晶体管M1)来实施。

第二子电路605可包括多个电阻器，诸如电阻器Ra3和Ra4。第二子电路605还可包括多个晶体管，诸如晶体管Qa5、Qa6、Qa7、Qa8、Qc3、Qc4、Qr3和Qr4。晶体管Qa5、Qa6、Qa7、Qa8、Qc3、Qc4、Qr3和Qr4可包括双极性结型晶体管或任何其他晶体管类型。晶体管Qa5、Qa6、Qa7、Qa8、Qc3、Qc4、Qr3和Qr4可被布置为形成三个电流舵放大器。

第二子电路605还可包括第二电流源615。第二电流源615可用晶体管(诸如晶体管M2)来实施。

第一电路路径125可被配置为接收输入时钟信号，诸如第一输入时钟信号CLK和第二输入时钟信号CLKB。第二输入时钟信号CLKB可为第一输入时钟信号CLK的反相。在示例性实施方案中，第一电路路径125可连接到触发器电路105的第一端子和第二端子(Clock和ClockB)。

在示例性实施方案中，第一电路路径125生成具有第一高电压值VIH1的修改的时钟信号，该第一高电压值等于供电电压VCC减去基极-发射极电压VBE(即，VIH1＝VCC–VBE)。此外，修改的时钟信号具有第一低电压值VIL1，该第一低电压值等于供电电压VCC减去基极-发射极电压VBE减去预定常数C(即，VIL1＝VCC–VBE–C)。因此，触发器电路105在第一输入端子和第二输入端子处接收第一高电压值VIH1和第一低电压值VIL1。

在示例性实施方案中，第一电路路径125可接收第一输入时钟信号CLK和第二输入时钟信号CLKB，并且修改第一输入时钟信号CLK和第二输入时钟信号CLKB。例如，第一电路路径125可放大第一输入时钟信号CLK和第二输入时钟信号CLKB，并且将每个输入时钟信号的电压摆幅移位。在示例性实施方案中，第一电路路径125可包括1类放大器(也称为“第一类放大器”)，诸如第一1类放大器110(1)。

参照图1和图2，1类放大器110可被配置为全差分放大器。例如，1类放大器110可接收数据信号和反相数据信号作为输入，并且生成第一输出信号(例如，输出CLK_Amp1和R_Amp1)和第二输出信号(例如，输出CLKB_Amp1和RB_Amp1)。输入信号可以是时钟信号，诸如第一输入时钟信号CLK和第二输入时钟信号CLKB(如果位于第一电路路径125中)，或者输入信号可以是复位信号R和第二基准电压Vref2(如果位于第二电路路径130中)。因此，输出信号CLK_Amp1、CLKB_Amp1是原始输入时钟信号CLK和CLKB的修改形式。此外，输出信号R_Amp1、RB_Amp1是原始复位输入信号R的修改差分形式。输出CLK_Amp1的高值和低值可被定义如下：CLK_Amp1_HIGH＝VCC和CLK_Amp1_LOW＝VCC–C。此外，输出CLKB_Amp1的高值和低值可被定义如下：CLKB_Amp1_HIGH＝VCC和CLKB_Amp1_LOW＝VCC–C。

在一个实施方案中，1类放大器110可接收供电电压VCC并且包括差分负载电阻器对，诸如电阻器对R1和R2。电阻器R1和R2可具有相同的电阻R。1类放大器110还可包括与第一电阻器R1串联连接的第一晶体管Q1和与第二电阻器R2串联连接的第二晶体管Q2。晶体管Q1和晶体管Q2可包括双极性结型晶体管，其中每个晶体管包括基极端子、发射极端子和集电极端子。第一晶体管Q1可在其基极端子处接收数据信号(例如，CLK)。第二晶体管Q2可以在其基极端子处接收反相数据信号(例如，CLKB)。1类放大器110还可包括电流源205，该电流源连接到晶体管Q1和晶体管Q2两者的发射极端子并且生成电流I1。

预定常数C可基于1类放大器110的规格。例如，常数C是电流I1和电阻R的乘积，并且电流I1和电阻R可基于期望的功率和频率性能来选择。在示例性实施方案中，预定常数C为0.2V。

如上所述，在第一电路路径125中使用1类放大器110可为在触发器电路105中使用的电流源器件(即，晶体管M1和M2)提供更好的净空。

参照图1和图5，第一电路路径125还可包括电平移位器电路115，诸如第一电平移位器电路115(1)，以将输入时钟信号CLK、CLKB的电压电平移位以向触发器晶体管、特别是向晶体管Qc1、Qc2、Qc3和Qc4提供期望的偏置。在示例性实施方案中，第一电平移位器电路115(1)与第一1类放大器110(1)串联连接并且生成输出时钟信号CLK_LS和CLKB_LS，该时钟信号是原始输入时钟信号CLK和CLKB的修改形式。具体地，第一电平移位器电路115(1)的输入端子可连接到第一1类放大器110(1)的输出端子，并且因此接收输出信号CLK_Amp1和CLKB_Amp1作为输入。此外，第一电平移位器电路115(1)的输出端子可连接到触发器电路105的第一时钟端子(Clock)和第二时钟端子(ClockB)，并且因此向触发器电路105提供第一高电压值VIH1和第一低电压值VIL1。换句话讲，修改的时钟信号CLK_LS和CLKB_LS被表征为第一高电压值VIH1和第一低电压值VIL1。输出CLK_LS的高值和低值可被定义如下：CLK_LS_HIGH＝VCC–VBE(其中VBE是电平移位器电路115的晶体管Q6的基极-发射极电压)和CLK_LS_LOW＝VCC–VBE–C。此外，输出CLKB_LS的高值和低值可被定义如下：CLKB_LS_HIGH＝VCC–VBE和CLKB_LS_LOW＝VCC–VBE–C。

电平移位器电路115可接收供电电压VCC并且包括与电流源500串联连接的晶体管Q6。晶体管Q6可包括双极性结型晶体管，该双极性结型晶体管包括用于接收输入信号IP的基极端子、与电流源500连接的发射极端子和与供电电压VCC连接的集电极端子。虽然图5所示的电平移位器电路115是单端的，但应当理解，该电路可被修改以提供完全差分电平移位器电路。

第二电路路径130可被配置为向触发器电路105提供复位信号，诸如外部复位信号R。在示例性实施方案中，第二电路路径130可被配置为接收复位信号R并且连接到第三输入端子(Reset)。第二电路路径130可接收第二基准电压Vref2并且根据该第二基准电压来操作。

在示例性实施方案中，第二电路路径130生成具有大于第一高电压值VIH1的第二高电压值VIH2(即，VIH2>VIH1)和小于第一低电压值VIL1的第二低电压值VIL2(即，VIL2<VIL1)的修改的复位信号，以确保触发器电路105在正常操作和复位模式期间的适当功能性。例如，第二高电压值VIH2可比第一高电压值VIH1大150mV，并且第二低电压值VIL2可比第一低电压值VIL1小150mV。

在示例性实施方案中，第二高电压值等于供电电压VCC减去基极-发射极电压VBE加上第二预定常数C2，诸如0.2V(即，VIH2＝VCC–VBE+0.2V)。此外，第二低电压值VIL2等于供电电压VCC减去基极-发射极电压VBE减去第三预定常数C3，诸如0.4V(即，VIL1＝VCC–VBE–0.4V)。换句话讲，第二高电压值VIH2等于第一高电压值VIH1加上0.2V(即，VIH2＝VIH1+0.2V)，并且第二低电压值VIL2等于第一低电压值VIL1减去0.2V(即，VIL2＝VIL1-0.2V)。只要VIH2大于VIH1并且VIL2小于VIL1，常数C2和C3就可被选择为任何值。因此，触发器电路105在第三输入端子(Reset)处接收第二高电压值VIH2和第二低电压值VIL2。

在示例性实施方案中，第二电路路径130可接收并修改复位信号R和第二基准电压Vref2。例如，第二电路路径130可放大复位信号R并且将电压移位。

在示例性实施方案中，第二电路路径130可包括第二1类放大器110(2)和2类放大器120(也称为“第二类放大器”)。第二1类放大器110(2)可与上述第一1类放大器110(1)相同(在结构和功能方面相同)，并且在第一输入端子处接收复位信号R并在第二输入端子处接收第二基准电压Vref2并且生成输出信号R_Amp1和RB_Amp1，该输出信号是复位信号R的修改形式。输出R_Amp1的高值和低值可被定义如下：R_Amp1_HIGH＝VCC并且R_Amp1_LOW＝VCC–C(例如，C＝0.2V)。此外，输出RB_Amp1的高值和低值可被定义如下：RB_Amp1_HIGH＝VCC和RB_Amp1_LOW＝VCC–C(例如，C＝0.2V)。

第二电路路径130还可包括第二电平移位器电路115(2)。第二电平移位器电路115(2)可与上述第一电平移位器电路115(1)相同(在结构和功能方面相同)，并且生成输出信号R_LS和RB_LS(它们分别是复位信号R和第二基准电压Vref2的修改形式)，以向触发器晶体管、特别是晶体管Qr1和Qr3提供期望的偏置。输出R_LS的高值和低值可被定义如下：R_LS_HIGH＝VCC–VBE和R_LS_LOW＝VCC–VBE–C(例如，C＝0.2V)。此外，输出RB_LS的高值和低值可被定义如下：RB_LS_HIGH＝VCC–VBE和RB_LS_LOW＝VCC–VBE–C(例如，C＝0.2V)。

在示例性实施方案中，第二1类放大器110(2)、第二电平移位器电路115(2)和2类放大器120可彼此串联连接，其中第二电平移位器115(2)可连接在第二1类放大器110(2)与2类放大器120之间。因而，第二电平移位器电路115(2)接收输出信号R_Amp1和RB_Amp1作为输入，并且2类放大器120接收输出信号R_LS和RB_LS作为输入。此外，2类放大器120的输出端子可连接到触发器电路105的复位端子(Reset)。

在示例性实施方案中并且参照图1和图3，2类放大器120可进一步放大复位信号R。2类放大器120可被配置为差分放大器。例如，2类放大器120可接收数据信号和反相数据信号作为输入并生成输出信号(例如，输出R_Amp2)，该输出信号是原始复位信号R的修改形式。

在一个实施方案中，2类放大器120可接收供电电压VCC并且包括与电容器CT并联的第三电阻器R3。2类放大器120还可包括与第三电阻器R3串联的第四电阻器R4和与第三电阻器R3串联的第五电阻器R5。2类放大器120还可包括与第四电阻器R4串联连接的第三晶体管Q3和与第五电阻器R5串联连接的第四晶体管Q4。晶体管Q3和Q4可包括双极性结型晶体管，其中每个晶体管包括基极端子、发射极端子和集电极端子。第三晶体管Q3可在其基极端子处接收数据信号(例如，信号R_LS)。第四晶体管Q4可在其基极端子处接收反相数据信号(例如，信号RB_LS)。2类放大器120还可包括与晶体管Q3和Q4的发射极端子连接的电流源305。

此外，2类放大器120的输出端子可连接到触发器电路105的第三输入端子(Reset)，并且因此2类放大器120结合第二1类放大器110(2)和第二电平移位器电路115(2)向触发器电路105提供第二高电压值VIH2和第二低电压值VIL2。换句话讲，修改的复位信号R_Amp2被表征为第二高电压值VIH2和第二低电压值VIL2。因而，输出R_Amp2的高值和低值可被定义如下：R_Amp2_HIGH＝VIH2＝VCC-VBE+0.2V和R_Amp2_LOW＝VIL2＝VCC–VBE-0.4V。

在第二电路路径130的末端处使用2类放大器可为触发器电路105提供更精确电平的修改的复位信号R_Amp2_HIGH和R_Amp2_LOW。

根据示例性实施方案并且参照图1和图4，系统100还可包括基准电压发生器电路400以生成基准电压Vref1。例如，基准电压发生器电路400可包括与供电电压VCC连接的第五电阻器R5、与电阻器R5串联连接的第五晶体管Q5和与晶体管Q5的端子连接的电流源405。晶体管Q5可包括双极性结型晶体管，该双极性结型晶体管包括基极端子、发射极端子和集电极端子。在一个实施方案中，晶体管Q5的发射极端子可连接到电流源405，并且恒定电压VB可连接到基极端子。在示例性实施方案中，恒定电压VB等于供电电压VCC，但可为将晶体管Q5保持在其有效操作区域中的任何电压。

在示例性实施方案中，基准电压发生器电路400可被配置为确保第一基准电压Vref1与第二低电压值VIL2具有相同电平(电压值)(即，Vref1＝VIL2)，使得晶体管Qr1、Qr2、Qr3和Qr4在正常数据传播(正常操作)期间不影响触发器电路105的输出信号。

本技术的各种实施方案可使用BiCMOS、CMOS或其他任何技术来实施。

本技术的各种实施方案在较低供电电压下实现高速性能，从而满足电流源器件(针对触发器)的DC偏置要求。

在操作中并且参照图1、图7A至图7C和图8A至图8D，第一电路路径125可接收输入时钟信号CLK和CLKB。第一1类放大器110(1)可通过放大原始输入时钟信号CLK和CLKB并生成修改的时钟信号CLK_Amp1和CLKB_Amp1来修改该原始输入时钟信号CLK和CLKB。第一1类放大器110(1)然后可将修改的时钟信号CLK_Amp1和CLKB_Amp1传输到第一电平移位器电路115(1)，其中第一电平移位器电路115(1)通过将输入信号(即，CLK_Amp1和CLKB_Amp1)的电压移位并生成修改的时钟信号CLK_LS和CLKB_LS来进一步修改时钟信号。第一电平移位器电路115(1)然后可将修改的时钟信号CLK_LS和CLKB_LS传输到触发器电路105的时钟端子(Clock和ClockB)，其中触发器电路105根据具有第一高电压值VIH1(例如，约2.4V)和第一低电压值VIL1(例如，约1.85V)的修改的时钟信号CLK_LS和CLKB_LS来操作。

在第一电路路径125接收并修改输入时钟信号CLK和CLKB的同时，第二电路路径130可接收复位信号R和第二基准电压Vref2。第二1类放大器110(2)可通过放大原始复位信号R并生成修改的复位信号R_Amp1和RB_Amp1来修改该原始复位信号R。第二1类放大器110(2)然后可将修改的复位信号R_Amp1和RB_Amp1传输到第二电平移位器电路115(2)，其中第二电平移位器电路115(2)通过使输入信号(即，R_Amp1和RB_Amp1)的电压移位并生成修改的复位信号R_LS和RB_LS来进一步修改复位信号。然后，第二电平移位器电路115(2)可将修改的复位信号R_LS和RB_LS传输到2类放大器120。2类放大器120可通过放大原始复位信号R并生成修改的复位信号R_Amp2和RB_Amp2来进一步修改初始复位信号R。2类放大器120然后可将修改的复位信号R_Amp2传输到触发器电路105的复位端子(RESET)，其中触发器电路105根据具有第二高电压值VIH2(例如，约2.6V，其大于第一高电压值VIH1)和第二低电压值VIL2(例如，约1.65V，其小于第一低电压值VIL1)和第一基准电压Vref1的修改的复位信号R_Amp2来操作。

参照图9A至图9C，触发器电路105可用作分频器—在这种情况下除以2。当复位端子处的信号为高(即，R_Amp2)时，第一触发器输出FFout为低，并且第二触发器输出FFoutB为高。当复位端子处的信号为低时，触发器电路105在以除以2模式配置时并且在时钟信号的时钟频率为10GHz的情况下生成频率为5GHz的输出。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。

上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。

根据第一方面，一种系统包括：触发器电路，该触发器电路包括第一输入端子和第二输入端子；第一电路路径，该第一电路路径连接到该第一输入端子并且包括与第一电平移位器电路串联连接的第一1类放大器；和第二电路路径，该第二电路路径连接到该第二输入端子并且包括与第二电平移位器电路串联连接的第二1类放大器以及2类放大器。

在一个实施方案中，该1类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括与第一晶体管串联连接的第一电阻器，并且该第二电流路径包括与第二晶体管串联连接的第二电阻器。

在一个实施方案中，该第一电流路径和该第二电流路径被配置为连接到电压源；并且该1类放大器还包括电流源，该电流源连接到该第一电流路径和该第二电流路径。

在一个实施方案中，该2类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括第一电阻器、与该第一电阻器串联的第二电阻器和与该第二电阻器串联的第一晶体管，并且该第二电流路径包括与该第一电阻器并联的电容器、与该第一电阻器串联的第三电阻器和与该第三电阻器串联的第二晶体管。

在一个实施方案中，该第一电流路径和该第二电流路径被配置为连接到电压源，并且该2类放大器包括电流源，该电流源连接到该第一电流路径和该第二电流路径。

在一个实施方案中，该第一电平移位器电路连接到该第一1类放大器的输出端子。

在一个实施方案中，该第二电平移位器电路连接到第二1类放大器的输出端子；并且该2类放大器连接到该第二电平移位器电路的输出端子。

在一个实施方案中，该第一电路路径生成具有第一高电压值和第一低电压值的时钟信号；该第二电路路径生成具有第二高电压值和第二低电压值的复位信号；该第二高电压值大于该第一高电压值；并且该第二低电压值小于该第一低电压值。

在一个实施方案中，该触发器电路还包括：第一子电路，该第一子电路被配置为在跟踪模式下操作并且包括用作第一电流源的第一晶体管；和第二子电路，该第二子电路被配置为在保持模式下操作并且包括用作第二电流源的第二晶体管。

根据第二方面，一种用于操作在第一输入端子处与第一电路路径连接并且在第二输入端子处与第二电路路径连接的触发器电路的方法包括：将供电电压值施加到该触发器电路；以及利用该第一电路路径生成具有第一高电压值和第一低电压值的时钟信号；以及利用该第二电路路径生成复位信号，该复位信号具有大于第一高电压值的第二高电压值和小于第一低电压值的第二低电压值。

在一个实施方案中，该第一电路路径包括第一1类放大器和第一电平移位器电路，该第一电平移位器电路直接连接到该第一1类放大器的输出端子并且直接连接到该第一输入端子。

在一个实施方案中，该第二电路路径包括第二1类放大器、与该第二1类放大器的输出端子连接的第二电平移位器电路和与该第二电平移位器电路的输出端子直接连接并且与该第二输入端子直接连接的2类放大器。

在一个实施方案中，该1类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括与第一晶体管串联连接的第一电阻器，并且该第二电流路径包括与第二晶体管串联连接的第二电阻器；并且该2类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括第一电阻器、与该第一电阻器串联的第二电阻器和与该第二电阻器串联的第一晶体管，并且该第二电流路径包括与该第一电阻器并联的电容器、与该第一电阻器串联的第三电阻器和与该第三电阻器串联的第二晶体管。

根据第三方面，一种系统包括：触发器电路，该触发器电路被配置为连接到具有供电电压值的电压源并且包括：第一输入端子和第二输入端子；第一子电路，该第一子电路连接到该第一输入端子和该第二输入端子并且包括用作第一电流源的第一晶体管和具有基极-发射极电压值的第二晶体管；和第二子电路，该第二子电路连接到该第一输入端子和该第二输入端子并且包括用作第二电流源的第三晶体管和具有该基极-发射极电压值的第四晶体管；以及第一电路路径，该第一电路路径连接到该第一输入端子，其中该第一电路路径被配置为生成具有第一高电压值和第一低电压值的时钟信号；和第二电路路径，该第二电路路径连接到该第二输入端子，其中该第二电路路径被配置为生成复位信号，该复位信号具有：第二高电压值，该第二高电压值大于该第一高电压值；和第二低电压值，该第二低电压值小于该第一低电压值。

在一个实施方案中，该第一电路路径包括第一1类放大器和与该第一1类放大器的输出端子连接的第一电平移位器电路。

在一个实施方案中，该1类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括与第一晶体管串联连接的第一电阻器，并且该第二电流路径包括与第二晶体管串联连接的第二电阻器。

在一个实施方案中，该第二电路路径包括第二1类放大器、与该第二1类放大器的输出端子连接的第二电平移位器电路和与该第二电平移位器电路的输出端子连接的2类放大器。

在一个实施方案中，该2类放大器包括第一电流路径和与该第一电流路径并联的第二电流路径；其中该第一电流路径包括第一电阻器、与该第一电阻器串联的第二电阻器和与该第二电阻器串联的第一晶体管，并且该第二电流路径包括与该第一电阻器并联的电容器、与该第一电阻器串联的第三电阻器和与该第三电阻器串联的第二晶体管。

在一个实施方案中，该第一高电压值等于供电电压值减去该基极-发射极电压值；并且该第一低电压值等于该供电电压值减去该基极-发射极电压值减去预定常数

在一个实施方案中，该第二高电压值等于该第一高电压值加上预定常数；并且该第二低电压值等于该第一低电压值减去该预定常数。

Claims (10)

1.一种用于触发器的系统，其特征在于，所述系统包括：

触发器电路，所述触发器电路包括第一输入端子和第二输入端子；

第一电路路径，所述第一电路路径连接到所述第一输入端子并且包括与第一电平移位器电路串联连接的第一1类放大器；和

第二电路路径，所述第二电路路径连接到所述第二输入端子并且包括与第二电平移位器电路以及2类放大器串联连接的第二1类放大器。

2.根据权利要求1所述的系统，其特征在于，所述第一1类放大器和所述第二1类放大器中的每一者包括第一电流路径和与所述第一电流路径并联的第二电流路径；其中所述第一电流路径包括与第一晶体管串联连接的第一电阻器，并且所述第二电流路径包括与第二晶体管串联连接的第二电阻器。

3.根据权利要求2所述的系统，其特征在于，

所述第一电流路径和所述第二电流路径被配置为连接到电压源；并且

所述第一1类放大器和所述第二1类放大器的每一者还包括电流源，所述电流源连接到所述第一电流路径和所述第二电流路径。

4.根据权利要求1所述的系统，其特征在于，所述2类放大器包括第一电流路径和与所述第一电流路径并联的第二电流路径；其中所述第一电流路径包括第一电阻器、与所述第一电阻器串联的第二电阻器和与所述第二电阻器串联的第一晶体管，并且所述第二电流路径包括与所述第一电阻器并联的电容器、与所述第一电阻器串联的第三电阻器和与所述第三电阻器串联的第二晶体管。

5.根据权利要求4所述的系统，其特征在于，所述第一电流路径和所述第二电流路径被配置为连接到电压源，并且所述2类放大器包括电流源，所述电流源连接到所述第一电流路径和所述第二电流路径。

6.根据权利要求1所述的系统，其特征在于：

所述第一电平移位器电路连接到所述第一1类放大器的输出端子；

所述第二电平移位器电路连接到所述第二1类放大器的输出端子；并且

所述2类放大器连接到所述第二电平移位器电路的输出端子。

7.根据权利要求1所述的系统，其特征在于：

所述第一电路路径生成具有第一高电压值和第一低电压值的时钟信号；

所述第二电路路径生成具有第二高电压值和第二低电压值的复位信号；

所述第二高电压值大于所述第一高电压值；并且

所述第二低电压值小于所述第一低电压值。

8.一种用于触发器的系统，其特征在于，所述系统包括：

触发器电路，所述触发器电路被配置为连接到具有供电电压值的电压源并且包括：

第一输入端子和第二输入端子；

第一子电路，所述第一子电路连接到所述第一输入端子和所述第二输入端子并且包括用作第一电流源的第一晶体管和具有基极-发射极电压值的第二晶体管；和

第二子电路，所述第二子电路连接到所述第一输入端子和所述第二输入端子并且包括用作第二电流源的第三晶体管和具有所述基极-发射极电压值的第四晶体管；和

第一电路路径，所述第一电路路径连接到所述第一输入端子，其中所述第一电路路径被配置为生成具有第一高电压值和第一低电压值的时钟信号；和

第二电路路径，所述第二电路路径连接到所述第二输入端子，其中所述第二电路路径被配置为生成复位信号，所述复位信号具有：

第二高电压值，所述第二高电压值大于所述第一高电压值；和

第二低电压值，所述第二低电压值小于所述第一低电压值。

9.根据权利要求8所述的系统，其特征在于：

所述第一电路路径包括第一1类放大器和与所述第一1类放大器的输出端子连接的第一电平移位器电路；并且

所述第二电路路径包括第二1类放大器、与所述第二1类放大器的输出端子连接的第二电平移位器电路和与所述第二电平移位器电路的输出端子连接的2类放大器。

10.根据权利要求8所述的系统，其特征在于：

所述第一高电压值等于供电电压值减去所述基极-发射极电压值；

所述第一低电压值等于所述供电电压值减去所述基极-发射极电压值减去预定常数；

所述第二高电压值等于所述第一高电压值加上预定常数；并且

所述第二低电压值等于所述第一低电压值减去所述预定常数。

Images