CN212933365U - 主板结构、计算机主机以及计算机 - Google Patents
主板结构、计算机主机以及计算机 Download PDFInfo
- Publication number
- CN212933365U CN212933365U CN202021790326.6U CN202021790326U CN212933365U CN 212933365 U CN212933365 U CN 212933365U CN 202021790326 U CN202021790326 U CN 202021790326U CN 212933365 U CN212933365 U CN 212933365U
- Authority
- CN
- China
- Prior art keywords
- mounting position
- electronic component
- electronic element
- public
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009434 installation Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 24
- 230000008054 signal transmission Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型公开一种主板结构、计算机主机和计算机,其中,主板结构包括第一安装位、第二安装位、第一公共安装位及第二公共安装位,第一公共安装位和第二公共安装位中的一个用于输入高速信号,另一个用于输出高速信号,主板结构中的第一电子元件、第二电子元件以及第三电子元件的可以部分上件于上述安装位,实现两种高速信号传输路径二选一,本实用新型技术方案通过公共安装位的设置,消除分支结构,从而避免分支支路末端反射信号,影响传输支路传输的高速信号的完整性。
Description
技术领域
本实用新型涉及高速信号传输技术领域,特别涉及一种主板结构、计算机主机以及计算机。
背景技术
在一路高速信号的传输过程中,对于信号的处理会有不同的要求,例如,直接将高速信号输出,或者先将信号进行加密处理再输出,不同的处理要求就需要不同的传输路径。
在PCB设计中,为了节约设计时间,和节省PCB制作成本,在生产过程中会同时将两种或者多种路径都印刷在PCB板上;再根据实际需求,选择合适的传输路径进行上件,对于其他没有用到的传输路径,选择不上件处理,由于在印刷PCB板时,就已经将支路对应的导线印刷在PCB板上,此时,在高速信号的传输过程中,高速信号会流进该导线,该导线的末端会反射高速信号,从而影响已上件的传输路径正在传输的高速信号的完整性。
实用新型内容
本实用新型的主要目的是提供一种主板结构,旨在避免出现高速信号传输路径分支支路,以防止分支支路对应的导线的末端反射信号,影响传输的高速信号的完整性。
为实现上述目的,本实用新型提出一种主板结构,该主板结构包括:
基板,所述基板上设置有第一安装位、第二安装位、第一公共安装位及第二公共安装位;
第一电子元件、第二电子元件,所述第一电子元件的一端设置于所述第一安装位上,所述第一电子元件的另一端设置于所述第一公共安装位;所述第二电子元件的一端设置于所述第二安装位上,所述第二电子元件的另一端设置于所述第二公共安装位上;
和/或,所述主板结构还包括:
第三电子元件,所述第三电子元件的一端设置于所述第一公共安装位上,所述第三电子元件的另一端设置于所述第二公共安装位上。
可选地,所述基板上还设置有第三安装位;所述主板结构还包括:
加密芯片,所述加密芯片设置于所述第三安装位上,所述加密芯片一端与所述第一电子元件电连接,所述加密芯片的另一端与所述第二电子元件电连接。
可选地,所述第一电子元件为电阻;
和/或,所述第二电子元件为电阻;
和/或,所述第三电子元件为电阻。
可选地,所述第一电子元件的数量为多个;
所述第一安装位的数量为多个;
每一所述第一安装位和所述第一公共安装位上设置有一所述第一电子元件。
可选地,所述第三电子元件的数量为多个;
所述第二安装位的数量为多个;
每一所述第二安装位和所述第二公共安装位上设置有一所述第二电子元件。
可选地,所述主板结构还包括:
桥片,设置于所述基板上,所述桥片与所述第一公共安装位电连接。
可选地,所述主板结构还包括:
通讯接口,设置于所述基板上,所述通讯接口与所述第二公共安装位电连接。
可选地,所述通讯接口为M.2接口或者SATA接口连接。
本实用新型还提出一种计算机主机,该计算机主机包括壳体及上述的主板结构;所述主板结构设置于所述壳体内。
本实用新型还提出一种计算机,该计算机包括上所述的主板结构,或者包括上述的计算机主机。
本实施例中的技术方案通过第一安装位、第二安装位、第一公共安装位及第二公共安装位,第一公共安装位和第二公共安装位中的一个用于输入高速信号,另一个用于输出高速信号,主板结构中的第一电子元件、第二电子元件以及第三电子元件的可以部分上件,配合上述安装位实现两种高速信号传输路径二选一,本实用新型技术方案通过公共安装位的设置,消除分支结构,从而避免分支支路末端反射信号,影响传输支路传输的高速信号的完整性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型主板结构一实施例的结构示意图;
图2为本实用新型主板结构一实施例的电子元件连接图;
图3为本实用新型主板结构另一一实施例的结构示意图;
图4为本实用新型主板结构又一实施例的结构示意图;
图5为本实用新型主板结构再一实施例的结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 基板 | 42 | 第二电子元件 |
21 | 第一公共安装位 | 43 | 第三电子元件 |
22 | 第二公共安装位 | 50 | 桥片 |
31 | 第一安装位 | 60 | 通讯接口 |
32 | 第二安装位 | 70 | 信号处理芯片 |
33 | 第三安装座 | 80 | 加密芯片 |
41 | 第一电子元件 |
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,全文中出现的“和/或”的含义,包括三个并列的方案,以“A和/或B”为例,包括A方案、或B方案、或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种主板结构,用于避免高频电子线路中出现分支支路,从而避免分支支路对应的导线末端反射信号,影响传输信号的完整性。
参照图1至图4,在本实用新型一实施例中,该主板结构包括:
基板10,所述基板10上设置有第一安装位31、第二安装位32、第一公共安装位21及第二公共安装位22;
第一电子元件41、第二电子元件42,所述第一电子元件41的一端设置于所述第一安装位31上,所述第一电子元件41的另一端设置于所述第一公共安装位21;所述第二电子元件42的一端设置于所述第二安装位32上,所述第二电子元件42的另一端设置于所述第二公共安装位22上;
和/或,所述主板结构还包括:
第三电子元件43,所述第三电子元件43的一端设置于所述第一公共安装位21上,所述第三电子元件43的另一端设置于所述第二公共安装位22上。
其中,基板10可以是PCB板,对应的,第一安装位31、第二安装位32、第一公共安装位21及第二公共安装位22可以为焊盘。
第一电子元件41、第二电子元件42及第三电子元件43中的任意一个或者多个是电阻或者电容等电子元件。
所述主板结构还包括信号输入端子和信号输出端子,用于输入和输出高速信号,所述信号输入端子和信号输出端子可以为金手指或者信号接口,所述信号输入端子与所述第一公共安装位21连接,所述信号输出端子与所述第二公共安装位22连接。
所述主板结构还包括第三安装座33和信号处理芯片70或者信号处理电路,所述信号处理芯片70设置与所述第三安装座33上,所述信号处理芯片70输入端与所述第一安装座31电连接,所述信号处理芯片70的输出端与所述第二安装座32电连接;所述信号处理芯片70可以是加密芯片、解密芯片或者其它信号调制解调芯片;所述信号处理芯片70用于将输入的高速信号进行处理,从而提升高速信号的安全性,传输速度等性能,例如所述信号处理芯片70为加密芯片,将输入的高速信号进行加密,以保证数据传输安全。
在本实施例中,所述基板10为PCB板,在PCB板包括绝缘层,及设置在绝缘层上的电路布线层,电路布线层根据主板结构的电路设计,在绝缘层上形成对应的线路以及对应供第一电子元件41、第二电子元件42及第三电子元件43等电子元件安装的安装位,即焊盘。第一安装位31、第二安装位32之间通过电路布线层连接。在制作好的PCB上,第一电子元件41、第二电子元件42及第三电子元件43可以通过贴片机进行贴片安装,或者采用插接的元件来实现时,将各个第一电子元件41、第二电子元件42及第三电子元件43插入至焊盘中,形成主板结构的各个电路结构。
在设置第一安装位31、第二安装位32、第一公共安装位21及第二公共安装位22的位置时,各安装位可以是呈直线排列,从而避免上件后线路出现折角(例如第一电子元件41和第二电阻元件之间呈90°角),从而减少高速信号对外的发射和相互间的耦合,减少信号的辐射和反射。
参照图2,本实施例以高速信号流经本主板结构时,有对高速信号进行处理后再输出的路径以及直接输出高速信号的路径两种可选路径进行说明;参照图3,在所述主板结构需要对输入的高速信号进行信号处理后再输出时,此时,可以对第一电子元件41、第二电子元件42以及信号处理芯片70进行上件处理,对第三电子元件43进行不上件处理,此时,高速信号经过信号输入端子,流经第一电子元件41,进入信号处理芯片,信号处理芯片70对高速信号进行信号处理,再经过第二电子元件42输出至信号输出端子,易于理解的是,上述高速信号在所述主板结构的传输为单线传输,没有分支结构出现。
参照图4,在所述主板结构需要直接将高速信号输出时,此时可以对第一电子元件41、第二电子元件42以及信号处理芯片80进行不上件处理;将第三电子元件43进行上件处理,此时高速信号由信号输入端子输入,流经第三电子元件43,再由信号输出端子输出,上述高速信号的传输过程中,也没有分支结构出现。(上件指的是安装元件)。
本实施例中的技术方案通过设置第一安装位31、第二安装位32、第一公共安装位21及第二公共安装位22,其中第一公共安装位21和第二公共安装位22中的一个用于输入高速信号,另一个用于输出高速信号;主板结构中的第一电子元件41、第二电子元件42以及第三电子元件43的可以部分上件于上述安装位上,以实现两种高速信号传输路径二选一,本实用新型技术方案通过设置公共安装位,消除分支结构,从而避免分支支路末端反射信号,而影响传输支路传输的高速信号的完整性。
此外,参照图1,标记第一安装位31、第二安装位32、第一公共安装位21、第二公共安装位22、第一电子元件41、第二电子元件42及第三电子元件43为本主板结构上的一个主板单元;在实际应用中,在一个主板结构中,可以包含多个主板单元,从而使得主板电路可以实现更多种上件方式,例如,若在一个主板结构中包括了4个所述主板结构,则可实现16种上件方式,以此类推,本实施例的技术方案极大的简化了生产流程,减少生产成本。
参照图5,在一实施例中,所述基板10上还设置有第三安装位33;所述主板结构还包括:
加密芯片80,所述加密芯片80设置于所述第三安装位33上,所述加密芯片80一端与所述第一电子元件41电连接,所述加密芯片80的另一端与所述第二电子元件42电连接。
上一实施例中,信号处理芯片70可以具体为加密芯片80;加密芯片80、第一电子元件41以及第二电子元件42形成加密传输路径,在主板结构需要对输入的高速信号进行加密处理再输出时,可以选择上件加密芯片80、第一电子元件41和第二电子元件42,现成加密传输路径,从而将高速信号进行加密并输出加密高速信号,满足用户对信号进行加密传输以加强高速信号传输的安全性的需求;在不需要对输入的高速信号进行加密处理时,则可以选择第三电子元件43上件处理,第一电子元件41、第二电子元件42以及加密芯片80不上件处理,从而降低本主板结构传输高速信号的成本和提升传输速度,本实施例的技术方案实现了主板结构对于加密传输路径和非加密传输路径的选择,且在满足上述两种路径的选择的同时,本主板结构由于设置了公共安装座,所以不产生分支支路,不影响高速信号传输的完整性。
在一实施例中,所述第一电子元件41为电阻;
和/或,所述第二电子元件42为电阻;
和/或,所述第三电子元件43为电阻。
在高速信号的输入端或者输出端上连接电阻,可以对输入输出信号进行阻抗匹配,同时有利于减少信号反射,避免振荡,产生信号干扰等。
在一实施例中,所述第一电子元件41的数量为多个;第一安装位31的数量均为多个;每一所述第一安装位31和所述第一公共安装位21上设置有一所述第一电子元件41。
进一步地,所述第三电子元件43的数量为多个;第二安装位32的数量均为多个;每一所述第二安装位32和所述第二公共安装位22上设置有一所述第二电子元件42。
其中,多个第一安装位31和多个第二安装位32可以环绕第一安装座以及第二安装座设置,当然,在实际应用中,多个第一安装座和第二安装座也可以是其它位置,此处不做限定。
可以理解的是,在实际应用中,对信号有着不止两种处理需求,不同的处理需求需要的芯片类型(则对应的封装不同),或者芯片数量可能不同(则在第一安装座和第二安装座之间需要的安装座数量不同),所需要的PCB线路设计也不同。
本实施例通过增加多组第一安装位31、第二安装位32、第一电子元件41、第二电子元件42;并在每一对第一安装位31和第二安装位32之间设置一个或多个不同的封装或者焊点,以连接不同类型或者不同数量的信号处理芯片70或电路,以形成多条不同对信号进行不同处理的传输路径,在实际应用中,可以将包含上述多条传输路径的PCB板印刷之后,根据实际需求,选择需要的传输路径对应的电子元件和芯片进行上件,从而以简化生产流程,减少生产成本;可以理解的是,在本实施例中,无论出现多少个第一安装座和第二安装座,由于只有一个第一公共安装座和第二公共安装座,所以本实施例技术方案不会出现分支支路,从而保证传输的高速信号的完整性。
参照图5,在一实施例中,所述主板结构还包括桥片50,设置于所述基板10上,所述桥片50与所述第一公共安装位21电连接。
其中,所述桥片50可以是南桥芯片或者北桥芯片;南桥芯片和北桥芯片均是用于传输高速信号的芯片。
南桥芯片一端与所述北桥芯片连接,另一端可以与PCI接口、SATA接口等连接;所述主板结构可以连接于所述南桥芯片和所述SATA接口或者PCI接口之间;以实现南桥芯片和SATA接口之间的高速信号传输。
所述主板结构也可以连接于桥芯片和北桥芯片之间或者北桥芯片和CPU之间,以实现南桥芯片和北桥芯片之间或者北桥芯片和CPU之间高速信号传输。
进一步地,所述主板结构还包括通讯接口60,设置于所述基板10上,所述通讯接口60与所述第二公共安装位22电连接。
本实施例的桥片50可以与处理器连接,通讯接口60可以与固态硬盘或者其它设备连接,本主板结构连接于桥片50和通讯接口60之间,从而实现处理器与固态硬盘之间的高速信号传输。
进一步地,所述通讯接口60可以为M.2接口或者SATA接口连接。
其中M.2接口或者SATA接口是主机接口,兼容多种通信协议,本主板结构通过设置上述主机接口,从而增加本主板结构的兼容性,使得本主板结构可以应用于更多场景。
本实用新型还提出一种计算机主机,该计算机主机包括壳体和上述主板结构,该主板结构的具体结构参照上述实施例,由于本计算机主机采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
本实用新型还提出一种计算机,该计算机上述主板结构或者上述计算机主机,该主板结构或者计算机主机的具体结构参照上述实施例,由于本计算机采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种主板结构,其特征在于,包括:
基板,所述基板上设置有第一安装位、第二安装位、第一公共安装位及第二公共安装位;
第一电子元件、第二电子元件,所述第一电子元件的一端设置于所述第一安装位上,所述第一电子元件的另一端设置于所述第一公共安装位;所述第二电子元件的一端设置于所述第二安装位上,所述第二电子元件的另一端设置于所述第二公共安装位上;
和/或,所述主板结构还包括:
第三电子元件,所述第三电子元件的一端设置于所述第一公共安装位上,所述第三电子元件的另一端设置于所述第二公共安装位上。
2.如权利要求1所述的主板结构,其特征在于,所述基板上还设置有第三安装位;所述主板结构还包括:
加密芯片,所述加密芯片设置于所述第三安装位上,所述加密芯片一端与所述第一电子元件电连接,所述加密芯片的另一端与所述第二电子元件电连接。
3.如权利要求1所述的主板结构,其特征在于,所述第一电子元件为电阻;
和/或,所述第二电子元件为电阻;
和/或,所述第三电子元件为电阻。
4.如权利要求1所述的主板结构,其特征在于,所述第一电子元件的数量为多个;
所述第一安装位的数量为多个;
每一所述第一安装位和所述第一公共安装位上设置有一所述第一电子元件。
5.如权利要求4所述的主板结构,其特征在于,所述第三电子元件的数量为多个;
所述第二安装位的数量为多个;
每一所述第二安装位和所述第二公共安装位上设置有一所述第二电子元件。
6.如权利要求1所述的主板结构,其特征在于,所述主板结构还包括:
桥片,设置于所述基板上,所述桥片与所述第一公共安装位电连接。
7.如权利要求1所述的主板结构,其特征在于,所述主板结构还包括:
通讯接口,设置于所述基板上,所述通讯接口与所述第二公共安装位电连接。
8.如权利要求7所述的主板结构,其特征在于,所述通讯接口为M.2接口或者SATA接口连接。
9.一种计算机主机,其特征在于,包括壳体及如权利要求1-8任意一项所述的主板结构;所述主板结构设置于所述壳体内。
10.一种计算机,其特征在于,包括如权利要求1-8任意一项所述的主板结构,或者包括如权利要求9所述的计算机主机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021790326.6U CN212933365U (zh) | 2020-08-24 | 2020-08-24 | 主板结构、计算机主机以及计算机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021790326.6U CN212933365U (zh) | 2020-08-24 | 2020-08-24 | 主板结构、计算机主机以及计算机 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212933365U true CN212933365U (zh) | 2021-04-09 |
Family
ID=75300490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021790326.6U Active CN212933365U (zh) | 2020-08-24 | 2020-08-24 | 主板结构、计算机主机以及计算机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212933365U (zh) |
-
2020
- 2020-08-24 CN CN202021790326.6U patent/CN212933365U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001042981A (ja) | マザーボード | |
US20100233908A1 (en) | Integrated circuits | |
CN206413247U (zh) | 一种电子电路 | |
US7149093B2 (en) | PXI chassis with backwards compatibility for existing PXI devices | |
CN108255652B (zh) | 一种信号测试装置 | |
CN108121412A (zh) | 背板设备、信号互联方法及装置 | |
US8976510B2 (en) | Cable assembly and electronic device | |
JP4771372B2 (ja) | 電子装置用コネクタ、システムおよび取り付け方法(pciエクスプレス・コネクタ) | |
WO2018086314A1 (zh) | 一种连接器及通信设备 | |
US20040064628A1 (en) | Improved backplane with an accelerated graphic port in industrial computer | |
CN212933365U (zh) | 主板结构、计算机主机以及计算机 | |
JP2004507834A (ja) | Usbにおけるデバイスの接続状態の認識 | |
US20100220449A1 (en) | Circuit board module and i/o port collection board thereof | |
US6384346B1 (en) | Trace layout of a printed circuit board with AGP and PCI slots | |
US20230297533A1 (en) | Signal bridging using an unpopulated processor interconnect | |
US12068554B2 (en) | Dual-path high-speed interconnect PCB layout solution | |
TW201414103A (zh) | 高速傳輸介面電路及其設計方法 | |
US20040268271A1 (en) | High data rate differential signal line design for uniform characteristic impedance for high performance integrated circuit packages | |
CN214540747U (zh) | 调试接口连接装置及网联终端设备 | |
CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
TW202225970A (zh) | 插槽連通性測試裝置及其測試方法 | |
US20080238583A1 (en) | Discrete component electromagnetic coupler | |
CN221306168U (zh) | 一种多媒体板卡及电子设备 | |
CN221650409U (zh) | 转接板卡、oam板卡测试系统及oam板卡工作系统 | |
CN101728351B (zh) | 接垫布局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231114 Address after: 518000, 4th Floor, No. 31, Xiacun Community, Gongming Street, Guangming District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Baoxinchuang Information Technology Co.,Ltd. Address before: 518000 501-2, building a, wisdom Plaza, 4068 Qiaoxiang Road, Gaofa community, Shahe street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: Shenzhen baoxinchuang Technology Co.,Ltd. |