CN212908984U - 一种直流高压预充电模块驱动及全时段短路保护电路 - Google Patents

Abstract

本实用新型公开了短路保护领域的一种直流高压预充电模块驱动及全时段短路保护电路，包括MCU微处理器及隔离驱动芯片，MCU微处理器与隔离驱动芯片连接，隔离驱动芯片通过DC‑DC模块提供工作电压，并分别与驱动电路、短路检测电路及短路上报电路连接，驱动电路与功率管连接，MCU微处理器提供隔离驱动芯片PWM控制信号；隔离驱动芯片通过驱动电路控制功率管的通断，功率管与容性负载连接。本实用新型提出的电路可广泛适应目前不同电压等级，不同大小容性负载需求，可实现全时段急速短路保护功能。电路短路保护点可调，具有结构简单，控制可靠，灵活简便的操作特性。为直流高压系统电力应用提供了新的安全可靠实现方式。

Description

一种直流高压预充电模块驱动及全时段短路保护电路

技术领域

本实用新型涉及短路保护领域，具体是一种直流高压预充电模块驱动及全时段短路保护电路。

背景技术

在直流高压系统中，出现短路等极端状况时，由于输入电压高，电路等效内阻低(功率管导通电阻小)，会出现短路电流急速上升的现象，如DC900V输入时，短路电流可以在百微秒内轻松突破上千安培。释放出极大的短路能量，造成功率管、器件等产品损坏。为防止过流及短路造成损坏，往往在电路中串入保险丝作为防护；此外，也可以通过霍尔传感器检测回路电流，再通过电路处理关断驱动，断开控制信号实现短路保护。

使用霍尔电流传感器检测回路电流，再经过电路处理反应，整个响应时间短则近百微秒，在这个过程中，如若发生真实短路，且PWM占空比较高时，电路往往在作出反应之前，主回路中的功率管已经过流或过压击穿，甚至整个电路烧毁，造成模块彻底失效，严重时甚至造成人身、设备安全事故。该技术尚无法做到PWM从0～100％全时段的短路保护，具体PWM 安全上限受电路参数(器件型号参数、L值、PWM频率、突波吸收电路参数等)的影响。

而使用传统串联保险丝实现短路保护的应用中，保险丝熔断受电流及时间限制，往往是秒级时间的熔断，对于电子器件要求的微秒级的保护，或者哪怕是毫秒级的，都无济于事。当面临这种极端情况时，也只能是造成不可逆的损坏。

实用新型内容

本实用新型的目的在于提供一种直流高压预充电模块驱动及全时段短路保护电路，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种直流高压预充电模块驱动及全时段短路保护电路，包括MCU微处理器及隔离驱动芯片，所述MCU微处理器与隔离驱动芯片连接，所述隔离驱动芯片通过DC-DC模块提供工作电压，并分别与驱动电路、短路检测电路及短路上报电路连接，所述驱动电路与功率管连接，所述MCU微处理器提供隔离驱动芯片PWM控制信号；所述隔离驱动芯片通过驱动电路控制功率管的通断，功率管与容性负载连接；所述短路检测电路采集功率管的压降信息并上传隔离驱动芯片，所述隔离驱动芯片根据功率管的压降信息判断容性负载是否处于短路故障，并通过短路上报电路上传短路信息至MCU微处理器。

作为本实用新型的改进方案，所述功率管为NMOS管Q1，所述隔离驱动芯片的CATHODE 端及FAULT端均连接MCU微处理器，DESAT端依次串联电阻R3、二极管V1、二极管V2后连接到功率管Q1的漏极，二极管V1、V2的阳极均朝向电阻R3的一侧；所述隔离驱动芯片的VOUT端通过电阻R4一路连接到功率管Q1的栅极，另一路通过电阻R5连接到功率管 Q1的源极，电阻R5的两侧并联有相串联的二极管D1、D2，且二极管D1、D2的阴极均朝向电阻R4的一侧；所述容性负载串联电感L1后连接功率管Q1的源极，所述容性负载与电感L1串联的两端并联有二极管V4，所述二极管V4的阳极端与容性负载共地。

作为本实用新型的改进方案，为了防止高压电源反接，并阻断功率管关断时电感L1产生的反相电势，所述电感L1与功率管Q1的源极之间连接有二极管V3，所述二极管V3的阴极朝向电感L1的一侧。

作为本实用新型的改进方案，为了在电路开路时稳定输出，所述容性负载两侧并联有死负载，死负载包括相串联的电阻R8、R9、R10。

作为本实用新型的改进方案，为了吸收功率管Q1关断时在漏极、源极极两端形成的尖峰电压，所述功率管Q1的漏极与源极之间连接有吸收电路，吸收电路包括相串联的电阻R6 与电容C12。

作为本实用新型的改进方案，为了吸收功率管关断时电感L1产生的反向尖峰电压，所述二极管V4的两端并联有相串联的电阻R7与电容C13。

作为本实用新型的改进方案，为了提供稳定的电源输出，所述DC-DC模块为双电源输出，并与隔离驱动芯片的电源端连接，所述功率管的源极与DC-DC模块的输出地共连。

有益效果：本实用新型提出的电路可广泛适应目前不同电压等级，不同大小容性负载需求，可实现全时段急速短路保护功能。电路短路保护点可调，具有结构简单，控制可靠，灵活简便的操作特性。为直流高压系统电力应用提供了新的安全可靠实现方式。

附图说明

图1为本实用新型的原理框图；

图2为本实用新型的电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1，一种直流高压预充电模块驱动及全时段短路保护电路，包括MCU微处理器及隔离驱动芯片，MCU微处理器与隔离驱动芯片连接，隔离驱动芯片通过DC-DC模块提供工作电压，并分别与驱动电路、短路检测电路及短路上报电路连接，驱动电路与功率管连接，MCU 微处理器提供隔离驱动芯片PWM控制信号；隔离驱动芯片通过驱动电路控制功率管的通断，功率管与容性负载连接；短路检测电路采集功率管的压降信息并上传隔离驱动芯片，隔离驱动芯片根据功率管的压降信息判断容性负载是否处于短路故障，并通过短路上报电路上传短路信息至MCU微处理器。

MCU微处理器进行PWM控制信号的输出，通过控制改变占空比的大小及频率实现容性负载的平稳充电，同时检测短路故障中断，进行中断处理。当出现短路时，隔离驱动芯片判断容性负载处于短路故障之后，MCU微处理器关断PWM控制信号，并向上位机上报故障状态。

实施例1，如图2所示，本申请提供的电路的一种实施方式为：功率管为NMOS管Q1，隔离驱动芯片的CATHODE端及FAULT端均连接MCU微处理器，MCU微处理器输出PWM 控制信号到隔离驱动芯片的CATHODE端(8脚)，CATHODE端为隔离驱动芯片内部隔离光耦的二极管阴极，隔离驱动芯片通过FAULT端(6脚)上传短路故障信号到MCU微处理器。

此外，隔离驱动芯片的ANODE端(7脚)通过电阻R1连接到+5.0V电源，ANODE端为隔离驱动芯片内部隔离光耦的二极管阳极。FAULT端对地(GND)连接有相并联的电容C3、 C4，起滤波作用。隔离驱动芯片的VCC1端(3脚)连接+5.0V电源，其与FAULT端之间连接有电阻R2，与VEE1端(1脚)之间连接有并联的电容C1、C2，VEE1端接地(GND)，电容C1、C2为隔离驱动芯片近电源端口的滤波电容，电阻R2为上拉电阻。

DC-DC模块为-5V、+20V的双电源输出，隔离驱动芯片的VEE2端(16脚)连接-5V工作电源，并对地(GND2)连接有电容C8，电容C8为滤波电容，隔离驱动芯片的VEE2端(9 脚)与16脚为同源信号，连接-5V电源，并与+20V电源之间连接有电容C5，C5为隔离驱动芯片的9脚对-5V的滤波电容。

隔离驱动芯片的VE端(13脚)接地(GND2)，VCC2端(12脚)接20V电源，并对地(GND2)之间连接有电容C6，电容C6为隔离驱动芯片的13脚对+20V的滤波电容。

隔离驱动芯片的DESAT端(14脚)依次串联电阻R3、二极管V1、二极管V2后连接到功率管Q1的漏极，二极管V1、V2同向连接，阳极均朝向电阻R3的一侧；DESAT端还对地(GND2)连接有用于滤波电容C7。功率管Q1的漏极连接DC1100V高压直流正极，并对高压直流负极(GND1)连接有相并联的电容C9、C10、C11，电容C9、C10、C10作为直流高压输入端的滤波电容，对直流高压上的特定纹波干扰进行滤波。

隔离驱动芯片的VOUT端(11脚)通过电阻R4一路连接到功率管Q1的栅极，另一路通过电阻R5连接到功率管Q1的源极，电阻R5的两侧并联有相串联的二极管D1、D2，二极管D1、D2同向连接，且阴极均朝向电阻R4的一侧，功率管Q1的源极与DC-DC模块的输出地(GND2)共连。

容性负载依次串联电感L1、二极管V3后连接功率管Q1的源极，二极管V3的阴极朝向容性负载一侧，容性负载两侧并联有死负载(R8、R9、R10串联)，用于在电路开路时稳定输出；容性负载与电感L1串联的两端并联有二极管V4，二极管V4的两端并联有相串联的电阻R7与电容C13，电阻R7、电容C13构成吸收电路，用于吸收功率管Q1关断时电感L1产生的反向尖峰电压，二极管V4的阳极端与容性负载共地(GND1)。

功率管Q1的漏极与源极之间连接有吸收电路，吸收电路包括相串联的电阻R6与电容C12。吸收电路用于吸收功率管Q1关断时在漏极、源极两端形成的尖峰电压，保护功率管Q1不被过压击穿或损伤。

本实施例实施原理如下：

当需要给容性负载充电时，MCU微处理器发出PWM控制信号，由隔离驱动芯片驱动功率管Q1按设定的频率和占空比进行接通，主回路经过BUCK电路电感L1实现对容性负载的充电，当容性负载两端电压升致设定值后(设定的输入电压的百分比)，MCU微处理器关断PWM控制信号，隔离驱动芯片关闭驱动信号，功率管Q1关断。

本实施例中，MCU微处理器输出的PWM控制信号与隔离驱动芯片输出的驱动信号为正逻辑关系，或者根据需要，在MCU微处理器输出的PWM控制信号与隔离驱动芯片的8脚之间增加三极管进行逻辑转换。本实施例中，MCU微处理器输出的PWM信号为高电平，隔离驱动芯片的8脚为高电平，11脚输出为高电平，通过驱动电阻R4，接通功率管Q1；当MCU 输出的PWM信号为低电平时(完成一个PWM控制周期的转换)，隔离驱动芯片的8脚为低电平，11脚输出的同样为低电平，此时功率管Q1关断，主回路完成一个周期的充电。

隔离驱动芯片的11脚作为隔离输出，通过R4驱动功率管，电阻R4、R5组成分压电路，与二极管D1、D2组成钳位电路，共同保证功率管Q1的VGS电压在18V～20V之间。-5V、GND2、+20V由独立的DC-DC模块提供，双电源输出的DC-DC模块输出端公共地(GND2) 与功率管Q1的源极直连，保证了功率管Q1导通后VGS的泵升电压的稳定。

当整个电路接通，容性负载充电工作时，主回路有电流流过，功率管Q1的漏极、源极两端产生管压降，隔离驱动芯片的14脚为恒流源输出，通过检测电阻R3的分压、二极管V1与V2的导通压降及功率管Q1的管压降之和来判断是否短路。通过调整电阻R3的阻值，可以调节设定电路的短路点电压。二极管V1、V2相对直流高压输入端(功率管Q1的漏极)反相串联，阻断直流高压DC1100V对隔离驱动芯片的灌入，也承受了反相电压。

当14脚监测到的电压大于隔离驱动芯片的短路保护动作电压时，隔离驱动芯片可在10 微秒内通过11脚软关断PWM控制信号，实现功率管Q1的关断，同时隔离驱动芯片的6脚由高电平转换成低电平，送出短路故障信号给MCU微处理器。

二极管V3与容性负载串联，一方面起到防止高压电源反接，造成电路损坏的功能，另一方面起到在电路关断时，阻断电感L1产生的反相电势的作用。二极管V4为快速恢复二极管，反相并联在容性负载与高压负极两端，起续流作用。

本实用新型适用于DC0V～DC1100V的电压范围，可以在-45℃～85℃温度下可靠运行。在容性负载不低于9000μF的情况下，本申请在预充电的整个过程中，无论PWM大小，电路短路保护的时间小于10微秒，能够防止电路受到高电流、电压的冲击和损坏。

虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

在本实用新型的描述中，需要说明的是，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本实用新型的描述中，还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

故以上所述仅为本申请的较佳实施例，并非用来限定本申请的实施范围；即凡依本申请的权利要求范围所做的各种等同变换，均为本申请权利要求的保护范围。

Claims (7)

1.一种直流高压预充电模块驱动及全时段短路保护电路，包括MCU微处理器及隔离驱动芯片，所述MCU微处理器与隔离驱动芯片连接，所述隔离驱动芯片通过DC-DC模块提供工作电压，并分别与驱动电路、短路检测电路及短路上报电路连接，所述驱动电路与功率管连接，其特征在于，所述MCU微处理器提供隔离驱动芯片PWM控制信号；所述隔离驱动芯片通过驱动电路控制功率管的通断，功率管与容性负载连接；所述短路检测电路采集功率管的压降信息并上传隔离驱动芯片，所述隔离驱动芯片根据功率管的压降信息判断容性负载是否处于短路故障，并通过短路上报电路上传短路信息至MCU微处理器。

2.根据权利要求1所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述功率管为NMOS管Q1，所述隔离驱动芯片的CATHODE端及FAULT端均连接MCU微处理器，DESAT端依次串联电阻R3、二极管V1、二极管V2后连接到功率管Q1的漏极，二极管V1、V2的阳极均朝向电阻R3的一侧；

所述隔离驱动芯片的VOUT端通过电阻R4一路连接到功率管Q1的栅极，另一路通过电阻R5连接到功率管Q1的源极，电阻R5的两侧并联有相串联的二极管D1、D2，且二极管D1、D2的阴极均朝向电阻R4的一侧；

所述容性负载串联电感L1后连接功率管Q1的源极，所述容性负载与电感L1串联的两端并联有二极管V4，所述二极管V4的阳极与容性负载共地。

3.根据权利要求2所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述电感L1与功率管Q1的源极之间连接有二极管V3，所述二极管V3的阴极朝向电感L1的一侧。

4.根据权利要求1或2或3所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述容性负载两侧并联有死负载，死负载包括相串联的电阻R8、R9、R10。

5.根据权利要求2或3所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述功率管Q1的漏极与源极之间连接有吸收电路，吸收电路包括相串联的电阻R6与电容C12。

6.根据权利要求2或3所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述二极管V4的两端并联有相串联的电阻R7与电容C13。

7.根据权利要求1或2所述的一种直流高压预充电模块驱动及全时段短路保护电路，其特征在于，所述DC-DC模块为双电源输出，并与隔离驱动芯片的电源端连接，所述功率管的源极与DC-DC模块的输出地共连。

Images