CN212846772U

CN212846772U - 一种基于fpga的存储芯片测试电路

Info

Publication number: CN212846772U
Application number: CN202021498440.1U
Authority: CN
Inventors: 李斌
Original assignee: Shenzhen Hongwang Microelectronics Co ltd
Current assignee: Shenzhen Hongwang Microelectronics Co ltd
Priority date: 2020-07-24
Filing date: 2020-07-24
Publication date: 2021-03-30
Anticipated expiration: 2030-07-24

Abstract

本实用新型提出一种基于FPGA的存储芯片测试电路，包括第一电路板和第二电路板，第一电路板和第二电路板相互连接，第一电路板上设有现场可编程阵列模块、存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口，现场可编程阵列模块分别与存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口连接，内部逻辑分析模块与数据传输模块连接，第二电路板上设有第二接口和存储插座电路，存储插座电路与第二接口连接，第一接口与第二接口连接；此基于FPGA的存储芯片测试电路解决了用户在资料传送时的速率受到限制的问题，同时第二电源模块让第二电路板不容易受到外部电源断电时带来的影响。

Description

一种基于FPGA的存储芯片测试电路

技术领域

本实用新型涉及主控板技术领域，尤其是一种基于FPGA的存储芯片测试电路。

背景技术

一直以来，工程利用芯片PL(FPGA)能够部分生成对应主控板控制器的模块，控制器通过开发板上的FMC传输接口将信号传入待测芯片，发出读写擦等指令，以达到主控板测试目的；

而在电路板的设计方面，由于电路板的FMC接口距离主芯片距离较远,会导致讯号传输受到影响，进而导致用户的资料传送速率会受到限制；而且，电路板的电源无法灵活切换，导致电路板容易受到外部电源断电时带来的影响；

为此，有必要提出一种基于FPGA的存储芯片测试电路来满足用户的需求。

实用新型内容

为了解决上述问题，本实用新型提出一种基于FPGA的存储芯片测试电路来满足用户的需求。

本实用新型通过以下技术方案实现的：

本实用新型提出一种基于FPGA的存储芯片测试电路，包括第一电路板和第二电路板，所述第一电路板和所述第二电路板相互连接，所述第一电路板上设有现场可编程阵列模块、存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口，所述现场可编程阵列模块分别与所述存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口连接，所述内部逻辑分析模块与所述数据传输模块连接，所述第二电路板上设有第二接口和存储插座电路，所述存储插座电路与所述第二接口连接，所述第一接口与所述第二接口连接。

进一步的，所述第一电路板上设有第一电源模块，所述第一电源模块分别与所述现场可编程阵列模块、存储模块、烧录模块、数据传输模块和第一接口连接。

进一步的，所述第二电路板上设有第二电源模块，所述第二电源模块分别与所述第二接口和所述存储插座电路连接。

进一步的，所述第二电路板上设有第二复位按钮，所述第二复位按钮与所述第二电源模块连接。

进一步的，所述第二电路板上设有第一电源指示灯、第二电源指示灯、第三电源指示灯和第四电源指示灯，所述第一电源指示灯、所述第二电源指示灯、所述第三电源指示灯和所述第四电源指示灯分别与所述第二电源模块连接。

进一步的，所述基于FPGA的存储芯片测试电路包括PC端，所述PC端分别与所述烧录模块和所述数据传输模块连接。

进一步的，所述第二电源模块包括电容C1、电容C2、降压模块和电阻R9，所述电容C1和电容C2并联，所述降压模块的1引脚分别与所述电容C1的一端和所述电容C2的一端连接，所述电容C1的一另端和所述电容C2的另一端分别接地，所述电阻R9一端与所述降压模块的3引脚连接，所述电阻R9的另一端接地。

进一步的，所述第二电源模块包括电容C3、电容C4、电容C5、电容C6和电容C7，所述电容C3、电容C4、电容C5、电容C6和电容C7并联，所述电容C3、电容C4、电容C5、电容C6和电容C7的一端与所述降压模块的5引脚连接，所述电容C3、电容C4、电容C5、电容C6和电容C7的另一端接地。

进一步的，所述第一电源指示灯包括电阻R10和二极管D1，所述电阻R10与所述二极管D1连接，所述第二电源指示灯包括电阻R11和二极管D2，所述电阻R11与所述二极管D2连接，所述第三电源指示灯包括电阻R12和二极管D3，所述电阻R12与所述二极管D3连接，所述第四电源指示灯包括电阻R13和二极管D4，所述电阻R13与所述二极管D4连接。

进一步的，所述存储插座电路包括控制芯片、电容C8、电容C9、电容C10和电容C11，所述控制芯片的12引脚与所述电容C8的一端连接，所述电容C8的另一端接地，所述控制芯片的34引脚与所述电容C9的一端连接，所述电容C9的另一端接地，所述控制芯片的37引脚与所述电容C10的一端连接，所述电容C10的另一端接地，所述控制芯片的39引脚与所述电容C11的一端连接，所述电容C11的另一端接地。

本实用新型的有益效果：

本实用新型提出一种基于FPGA的存储芯片测试电路，包括第一电路板和第二电路板，第一电路板和第二电路板相互连接，第一电路板上设有现场可编程阵列模块、存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口，现场可编程阵列模块分别与存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口连接，内部逻辑分析模块与数据传输模块连接，第二电路板上设有第二接口和存储插座电路，存储插座电路与第二接口连接，第一接口与第二接口连接；本基于FPGA的存储芯片测试电路通过内部逻辑分析模块将结果传输至PC端处显示，从中优化第一电路板与第二电路板之间传递的讯号，解决第一电路板与第二电路板之间的讯号传输受到影响等问题，进而解决了用户在资料传送时的速率受到限制的问题，同时，第二电路板上添加的第二电源模块让其不容易受到外部电源断电时带来的影响。

附图说明

图1为本实用新型提出的基于FPGA的存储芯片测试电路的电路图；

图2为本实用新型提出的基于FPGA的存储芯片测试电路的第一电源模块的电路图；

图3为本实用新型提出的基于FPGA的存储芯片测试电路的电源指示灯的电路图；

图4为本实用新型提出的基于FPGA的存储芯片测试电路的存储插座电路的电路图。

具体实施方式

为了更加清楚、完整的说明本实用新型的技术方案，下面结合附图对本实用新型作进一步说明。

请参考图1-4，本实用新型提出一种基于FPGA的存储芯片测试电路，包括第一电路板101和第二电路板102，第一电路板101和第二电路板102相互连接，第一电路板101上设有现场可编程阵列模块114、存储模块106、烧录模块104、数据传输模块105、内部逻辑分析模块107、第一复位按钮112和第一接口108，现场可编程阵列模块114分别与存储模块106、烧录模块104、数据传输模块105、内部逻辑分析模块107、第一复位按钮112和第一接口108连接，内部逻辑分析模块107与数据传输模块105连接，第二电路板102上设有第二接口109和存储插座电路111，存储插座电路111与第二接口109连接，第一接口108与第二接口109连接；第一电路板101上设有第一电源模块103，第一电源模块103分别与现场可编程阵列模块114、存储模块106、烧录模块104、数据传输模块105和第一接口108连接；第二电路板102上设有第二电源模块110，第二电源模块110分别与第二接口109和存储插座电路111连接；第二电路板102上设有第二复位按钮113，第二复位按钮113与第二电源模块110连接；基于FPGA的存储芯片测试电路包括PC端115，PC端115分别与烧录模块104和数据传输模块105连接；第二电路板102上设有第一电源指示灯117、第二电源指示灯118、第三电源指示灯119和第四电源指示灯120，第一电源指示灯117、第二电源指示灯118、第三电源指示灯119和第四电源指示灯120分别与第二电源模块110连接。

在本实施方式中：

第一电路板101为开发板，其用于与第二电路板102和PC端115连接；

现场可编程阵列模块114用于解决从第二电路板102传递至PC端时信号延迟的问题；

存储模块106用于储存数据；

烧录模块104用于将启动程序与测试脚本数据烧录至存储模块106中；

数据传输模块105用于将数据传输至PC端115处；

内部逻辑分析模块107将用户设计的JEDEC NAND Flash协议仿真波型从数据传输模块105将结果在PC端115显示出来；

第一电源模块103用于为第一电路板101提供电源；

第一复位按钮112用于重启第一电路板101；

第一接口108为FMC接口，用于与第二接口109连接；

第二电路板102为子板，其用于与辅助第一电路板101处理对应的数据；

第二接口109为FMC接口，用于与第一接口108连接；

第二电源模块110用于为第二电路板102提供电源；

第二复位按钮113用于重启第二电路板102；

存储插座电路111用于与外部待测试芯片连接；

PC端115用于将从第一电路板101回传的数据显示给使用者观看；

第一电源指示灯117、第二电源指示灯118、第三电源指示灯119和第四电源指示灯120用于让使用人员观察，从而确认第二电路板102是否在正常工作；

具体的，从PC端115传输透过第一电路板101的USB烧录模块104，将启动程序与测试脚本烧录至第一电路板101外设接口的存储模块106里面，使用第一复位按钮112重新启动第一电路板101，让存储模块106运行启动程序与测试脚本；

再使用第一复位按钮112重启第一电路板101，使测试脚本自动运行，并透过与现场可编程阵列模块114连接的的内部逻辑分析模块107将使用者设计的JEDEC NAND Flash协议仿真波型从数据传输模块105将结果在PC端115上显示出来，方便使用者优先判断设计的测试脚本是否正确。

最后将第二电路板102的第二接口109与第一电路板101的第一接口108连接，透过第一电路板101的第一接口108将3V3电位电源输入至第二电路板102的第二电源模块110上使其产生1V8电位，并将3V3电位与1V8电位连接至存储插座电路111使其对待测试的外部芯片供电，然后使用第一复位按钮112重启第一电路板101，此时烧录模块104或存储模块106的测试脚本会自动运行并透过第一接口108发送JEDEC NAND Flash协议指令通过第二接口109对存储插座电路111的待测试外部芯片做读取ID的读取或写入数据、清除资料等操作，数据再通过第二电路板102的第二接口109回传到第一电路板101的第一接口108上，然后回传至内部逻辑分析模块107上，再将数据通过数据传输模块105将结果传送至PC端115上显示，使用者则可以通过PC端115上显示的数据信息从而判断外部的测试芯片是否在正常运作；

综上所述，本基于FPGA的存储芯片测试电路通过内部逻辑分析模块107将结果传输至PC端115处显示，从而优化第一电路板101与第二电路板102之间传递的讯号，解决了第一电路板101与第二电路板102之间的讯号传输受到影响等问题，进而解决了用户在资料传送时的速率受到限制的问题，同时，第二电路板102上添加的第二电源模块110让其不容易受到外部电源断电时带来的影响。

进一步的，第二电源模块包括电容C1、电容C2和降压模块，电容C1和电容C2并联，降压模块的1引脚分别与电容C1的一端和电容C2的一端连接，电容C1的一另端和电容C2的另一端分别接地；第二电源模块包括电阻R9，电阻R9一端与降压模块的3引脚连接，电阻R9的另一端接地；第二电源模块包括电容C3、电容C4、电容C5、电容C6和电容C7，电容C3、电容C4、电容C5、电容C6和电容C7并联，电容C3、电容C4、电容C5、电容C6和电容C7的一端与降压模块的5引脚连接，电容C3、电容C4、电容C5、电容C6和电容C7的另一端接地，第一电源指示灯包括电阻R10和二极管D1，电阻R10与二极管D1连接，第二电源指示灯包括电阻R11和二极管D2，电阻R11与二极管D2连接，第三电源指示灯包括电阻R12和二极管D3，电阻R12与二极管D3连接，第四电源指示灯包括电阻R13和二极管D4，电阻R13与二极管D4连接；存储插座电路包括控制芯片、电容C8、电容C9、电容C10和电容C11，控制芯片的12引脚与电容C8的一端连接，电容C8的另一端接地，控制芯片的34引脚与电容C9的一端连接，电容C9的另一端接地，控制芯片的37引脚与电容C10的一端连接，电容C10的另一端接地，控制芯片的39引脚与电容C11的一端连接，电容C11的另一端接地。

当然，本实用新型还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本实用新型所保护的范围。

Claims

1.一种基于FPGA的存储芯片测试电路，其特征在于，包括第一电路板和第二电路板，所述第一电路板和所述第二电路板相互连接，所述第一电路板上设有现场可编程阵列模块、存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口，所述现场可编程阵列模块分别与所述存储模块、烧录模块、数据传输模块、内部逻辑分析模块、第一复位按钮和第一接口连接，所述内部逻辑分析模块与所述数据传输模块连接，所述第二电路板上设有第二接口和存储插座电路，所述存储插座电路与所述第二接口连接，所述第一接口与所述第二接口连接。

2.根据权利要求1所述的基于FPGA的存储芯片测试电路，其特征在于，所述第一电路板上设有第一电源模块，所述第一电源模块分别与所述现场可编程阵列模块、存储模块、烧录模块、数据传输模块和第一接口连接。

3.根据权利要求1所述的基于FPGA的存储芯片测试电路，其特征在于，所述第二电路板上设有第二电源模块，所述第二电源模块分别与所述第二接口和所述存储插座电路连接。

4.根据权利要求3所述的基于FPGA的存储芯片测试电路，其特征在于，所述第二电路板上设有第二复位按钮，所述第二复位按钮与所述第二电源模块连接。

5.根据权利要求3所述的基于FPGA的存储芯片测试电路，其特征在于，所述第二电路板上设有第一电源指示灯、第二电源指示灯、第三电源指示灯和第四电源指示灯，所述第一电源指示灯、所述第二电源指示灯、所述第三电源指示灯和所述第四电源指示灯分别与所述第二电源模块连接。

6.根据权利要求1所述的基于FPGA的存储芯片测试电路，其特征在于，所述基于FPGA的存储芯片测试电路包括PC端，所述PC端分别与所述烧录模块和所述数据传输模块连接。

7.根据权利要求3所述的基于FPGA的存储芯片测试电路，其特征在于，所述第二电源模块包括电容C1、电容C2、降压模块和电阻R9，所述电容C1和电容C2并联，所述降压模块的1引脚分别与所述电容C1的一端和所述电容C2的一端连接，所述电容C1的一另端和所述电容C2的另一端分别接地，所述电阻R9一端与所述降压模块的3引脚连接，所述电阻R9的另一端接地。

8.根据权利要求7所述的基于FPGA的存储芯片测试电路，其特征在于，所述第二电源模块包括电容C3、电容C4、电容C5、电容C6和电容C7，所述电容C3、电容C4、电容C5、电容C6和电容C7并联，所述电容C3、电容C4、电容C5、电容C6和电容C7的一端与所述降压模块的5引脚连接，所述电容C3、电容C4、电容C5、电容C6和电容C7的另一端接地。

9.根据权利要求5所述的基于FPGA的存储芯片测试电路，其特征在于，所述第一电源指示灯包括电阻R10和二极管D1，所述电阻R10与所述二极管D1连接，所述第二电源指示灯包括电阻R11和二极管D2，所述电阻R11与所述二极管D2连接，所述第三电源指示灯包括电阻R12和二极管D3，所述电阻R12与所述二极管D3连接，所述第四电源指示灯包括电阻R13和二极管D4，所述电阻R13与所述二极管D4连接。

10.根据权利要求1所述的基于FPGA的存储芯片测试电路，其特征在于，所述存储插座电路包括控制芯片、电容C8、电容C9、电容C10和电容C11，所述控制芯片的12引脚与所述电容C8的一端连接，所述电容C8的另一端接地，所述控制芯片的34引脚与所述电容C9的一端连接，所述电容C9的另一端接地，所述控制芯片的37引脚与所述电容C10的一端连接，所述电容C10的另一端接地，所述控制芯片的39引脚与所述电容C11的一端连接，所述电容C11的另一端接地。