CN212808558U - 一种主板可调电源测试装置及测试系统 - Google Patents

Abstract

本申请的实施例公开一种主板可调电源测试装置及测试系统，涉及电源测试技术领域，为便于提高测试装置及测试系统设计的灵活性而发明。测试装置包括：控制板与模拟CPU负载板相连，模拟CPU负载板有用于与芯片座连接的管脚；控制板包括现场可编程逻辑门阵列模块与数模转换模块的输入端和模数转换模块的输出端相连，数模转换模块的输出端经第一运算放大器接至负载控制信号端口；电流反馈信号端口及电源电压反馈信号端口经第二运算放大器与模数转换模块的输入端相连；现场可编程逻辑门阵列模块的电源的电压设置信号端口与电源的电压设置信号端口相连；USB接口第一端用于与上位机相连，USB接口的第二端与现场可编程逻辑门阵列相连。本申请适用于测试主板电源。

Description

一种主板可调电源测试装置及测试系统

技术领域

本申请涉及电源测试技术领域，尤其涉及一种主板可调电源测试装置及测试系统。

背景技术

在服务器中主板电源能够为CPU供电，而一旦主板电源出现问题，就不能给CPU正常供电，从而，影响CPU的正常使用，因此，在CPU芯片装入主板前，对主板上为CPU供电的电源进行测试，确定主板电源的电源特性就显得犹为重要，现有技术中，对为CPU供电的主板电源进行测试的电源测试设备，包括CPU 电源特性模拟板、控制系统以及相配套的结构件，而其中的控制系统采用处理器方案，而处理器对外接口为固定接口，这样，导致主板可调电源测试设备的设计灵活性较低。

实用新型内容

有鉴于此，本申请实施例提供一种便于提高本实施例的主板可调电源测试装置及测试系统设计的灵活性。

本申请实施例提供一种主板可调电源测试装置，包括：控制板和模拟CPU负载板，所述控制板与所述模拟CPU负载板之间通过信号排线相连，所述控制板具有用于与上位机相连的上位机连接接口，所述模拟CPU负载板的背面具有用于与被测主板上的CPU芯片座电连接的管脚阵列；其中，所述控制板包括：现场可编程逻辑门阵列模块、数模转换模块、模数转换模块、排线接口和USB接口；所述现场可编程逻辑门阵列模块通过系统管理总线分别与所述数模转换模块的输入端和所述模数转换模块的输出端相连，所述数模转换模块的输出端与第一运算放大器的输入端相连，所述第一运算放大器输出端连接至排线接口上的负载控制信号端口；排线接口上的电流反馈信号端口及电源电压反馈信号端口与第二运算放大器的输入端相连，所述第二运算放大器的输出端与所述模数转换模块的输入端相连；所述现场可编程逻辑门阵列模块的电压设置信号端口通过VR串行总线与所述排线接口上的电源的电压设置信号端口相连，所述现场可编程逻辑门阵列模块的电源控制信号端口通过控制信号线，与所述排线接口上的电源控制信号端口相连；所述USB接口的第一端用于与所述上位机相连，所述USB接口的第二端与所述现场可编程逻辑门阵列相连。

根据本申请实施例的一种具体实现方式，所述现场可编程逻辑门阵列模块，包括：中央控制子模块、USB接口协议子模块、VR串行总线接口协议子模块、系统管理总线接口协议子模块和控制处理信号子模块，所述中央控制子模块分别与所述USB接口协议子模块、所述VR串行总线接口协议子模块、所述系统管理总线接口协议子模块和所述控制处理信号子模块通信连接；所述USB接口协议子模块与所述USB接口相连，所述VR串行总线接口协议子模块与所述VR串行总线相连，所述系统管理总线接口协议子模块与所述系统管理总线相连，所述控制处理信号子模块与所述控制信号线相连。

根据本申请实施例的一种具体实现方式，所述模拟CPU负载板，包括印制电路板、功率电路模块和采样电路模块，所述功率电路模块和所述采样电路模块设于所述印制电路板上；所述功率电路模块的第一输入端与所述排线接口上的负载控制信号端口相连，所述功率电路模块的第二输入端与所述模拟CPU负载板的背面管脚阵列中的第一管脚相连，所述第一管脚用于与被测主板上的CPU芯片座上的管脚相连，所述管脚为被测电源输出电压信号对应的管脚；所述电流反馈信号端口包括第一电压反馈信号端口和第二电压反馈信号端口，所述采样电路模块的第一端与所述第一电压反馈信号端口相连，所述采样电路模块的第二端与所述第二电压反馈信号端口相连，所述功率电路模块的第一输出端还与所述采样电路模块的第一端相连，所述采样电路模块的第二端接地。

根据本申请实施例的一种具体实现方式，所述模拟CPU负载板还包括：电源电压设置管脚、电源电压反馈管脚和电源控制信号管脚，所述电源电压设置管脚、所述电源电压反馈管脚和所述电源控制信号管脚设于所述模拟CPU负载板的正面，所述排线接口上的电源电压设置信号端口通过所述排线与所述电源电压设置管脚相连，所述排线接口上的电源电压反馈端口与所述电源电压反馈管脚相连，所述排线接口上的电源控制信号端口通过所述排线与所述电源控制信号管脚相连；所述电源电压设置管脚、所述电源电压反馈管脚和所述控制信号管脚分别与所述CPU负载板的背面的管脚阵列中的第二管脚、第三管脚及第四管脚一一对应相连，所述第一管脚、所述第二管脚和所述第三管脚分别用于与被测主板上的CPU芯片座上、与所述被测主板上的电源电压设置接口、电源电压反馈接口和控制信号接口对应的管脚一一对应相连。

根据本申请实施例的一种具体实现方式，所述功率电路模块，包括：金属- 氧化物半导体场效应晶体管，所述金属-氧化物半导体场效应晶体管的栅极与所述排线接口上的负载控制信号端口相连，所述金属-氧化物半导体场效应晶体管的漏极用于与所述模拟CPU负载板的背面管脚阵列中的第一管脚相连，所述金属 -氧化物半导体场效应晶体管的源极与所述采样电路模块相连，其中，所述第一管脚用于与被测主板上的CPU芯片座上、与所述被测电源输出电压信号对应的管脚。

根据本申请实施例的一种具体实现方式，所述采样电路模块，包括：采样电阻，所述采样电阻的第一端分别与所述功率电路模块的第一输出端、所述第一电压反馈信号端口相连，所述采样电阻的第二端接地，所述采样电阻的第二端还与所述第二电压反馈信号端口相连。

根据本申请实施例的一种具体实现方式，所述印制电路板的大小与真实CPU 的大小相等，所述真实CPU为实际使用时，与所述被测主板对应的CPU；所述功率电路模块的个数与所述真实CPU上的晶粒die的个数相等，所述功率电路模块在所述印制电路板板的位置，与所述真实CPU上的晶粒die在所述真实CPU上的位置对应。

根据本申请实施例的一种具体实现方式，还包括：上位机，所述上位机与所述USB接口的第一端相连。

根据本申请实施例的一种具体实现方式，还包括：散热器，所述散热器设于所述模拟CPU负载板上。

本申请还提供一种主板可调电源的测试系统，包括：上位机、主板和上述任一实施方式所述的主板可调电源测试装置；所述上位机与所述主板可调电源测试装置中的USB接口相连，所述主板可调电源测试装置中的模拟CPU负载板安装于所述主板上的CPU芯片座上。

本申请实施例提供的一种主板可调电源测试装置和测试系统，将控制板与模拟CPU负载板之间通过信号排线相连，控制板具有用于与上位机相连的上位机连接接口，模拟CPU负载板的背面具有用于与被测主板上的CPU芯片座电连接的管脚阵列；其中，控制板包括：现场可编程逻辑门阵列模块、数模转换模块、模数转换模块、排线接口和USB接口；现场可编程逻辑门阵列模块通过系统管理总线分别与数模转换模块的输入端和模数转换模块的输出端相连，数模转换模块的输出端与第一运算放大器的输入端相连，第一运算放大器输出端连接至排线接口上的负载控制信号端口；排线接口上的电流反馈信号端口与第二运算放大器的输入端相连，第二运算放大器的输出端与所述模数转换模块的输入端相连；现场可编程逻辑门阵列模块的电源电压设置信号通过VR串行总线与排线接口上的电源电压设置信号端口相连，现场可编程逻辑门阵列模块的控制信号通过控制信号线，与排线接口上的电源控制信号端口相连；USB接口的第一端用于与所述上位机相连，所述USB接口的第二端与所述现场可编程逻辑门阵列相连，实现对主板可调电源进行测试，由于控制板上采用FPGA实现信号的处理，而FPGA可以通过其I/0组成各种接口，使得FPGA具有输入输出接口设计的灵活性，因此，可以灵活的实现VR串行总线接口，这样，便于提高本实施例的测试装置及测试系统设计的灵活性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请一实施例的主板可调电源测试装置及测试系统的结构示意图；

图2为本申请一实施例中的控制板的结构示意图；

图3为本申请一实施例中的模拟CPU负载板的背面的管脚阵列的结构示意图；

图4为本申请一实施例中的现场可编程逻辑门阵列模块的结构示意图；

图5为本申请一实施例的使用主板可调电源测试装置的流程图；

图6为本申请一实施例中的模拟CPU负载板的结构示意图；

图7为本申请又一实施例中的模拟CPU负载板的结构示意图；

图8为本申请又一实施例中的模拟CPU负载板的正面的结构示意图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

图1为本申请一实施例的主板可调电源测试装置的结构示意图，图2为本申请一实施例中的控制板的结构示意图，图3为本申请一实施例中的模拟CPU 负载板的背面的管脚阵列的结构示意图，如图1至3所示，本实施例的主板可调电源测试装置1，可以包括：控制板10和模拟CPU负载板12，控制板10与模拟CPU负载板12之间通过信号排线相连，控制板10具有用于与上位机相连的上位机连接接口，模拟CPU负载板12的背面具有用于与被测主板上的CPU芯片座电连接的管脚阵列；其中，控制板10包括：现场可编程逻辑门阵列模块100、数模转换模块101、模数转换模块102、排线接口103和USB接口104；现场可编程逻辑门阵列模块100通过系统管理总线分别与数模转换模块101的输入端和模数转换模块102的输出端相连，数模转换模块101的输出端与第一运算放大器105的输入端相连，第一运算放大器105输出端连接至排线接口上的负载控制信号端口；排线接口103上的电流反馈信号端口及电源电压反馈信号端口与第二运算放大器106的输入端相连，第二运算放大器106的输出端与模数转换模块102的输入端相连；现场可编程逻辑门阵列模块100的电压设置信号端口通过VR串行总线与所述排线接口上的电源电压设置信号端口相连，现场可编程逻辑门阵列模块100的电源控制信号端口通过控制信号线，与排线接口103 上的电源控制信号端口相连；USB接口104的第一端用于与上位机相连，USB接口104的第二端与现场可编程逻辑门阵列模块100相连。

主板，又叫主机板、系统板或母板。主板一般为矩形电路板，上面安装了组成计算机的主要电路系统，它安装在机箱内，是计算机最基本也是最重要的部件之一，主板是计算机硬件系统的核心，也是主机箱内面积最大的一块印刷电路板。在主板上安装有为CPU核心供电的电源，电源的接口与CPU连接，在安装CPU的CPU芯片座与电源之间，通过印制电路板上的导线进行连接，在CPU 芯片座上具有用于与CPU芯片电连接的对应信号的管脚，以实现电源与CPU芯片之间的信号传输。

可调电源，安装于主板上，可为CPU核心供电。可调电源内有电源控制器，可对电源电压大小进行调节；可调电源可根据CPU的命令读取CPU上标识电压设置信息的引脚状态，之后，可调电源根据读取的电压值，调节电源内部的参数，以输出电压为CPU核心供电。

控制板10，用于向电源发出启动命令、电压设置信号以及接收电源的反馈信号，并且对模拟CPU负载板12的负载大小进行控制以及接收电流反馈信号。

模拟CPU负载板12，用于模拟CPU的负载，在一个例子中，为了测得主板上电源的电源特性，模拟CPU负载板12的负载大小值可调，因此，可对被测主板可调电源进行如下测试，模拟CPU负载变化时，电源的响应能力；CPU最小及最大负载时，电源的供电能力等。模拟CPU负载板可采用类似实际CPU的封装方式，采用与实际CPU封装相同的金属壳，在金属壳与模拟CPU负载板的器件之间填上导热材料，将功率器件的热通过金属壳释放出去。在一个例子中，使用时，模拟CPU负载板安装于CPU Socket插槽内，当被测主板实际使用对应的CPU是BGA封装焊接在主板上时，模拟CPU负载板12也需要设计成BGA封装，焊接在被测主板上。

为了接收上位机发出的操作命令或将数据传给上位机，在控制板10具有用于与上位机相连的上位机连接接口，连接接口可为任意能够实现上述功能的接口即可，本实施例的与上位机的连接接口为USB接口。

模拟CPU负载板12的背面，即为模拟CPU负载板12的一面，且与模拟CPU负载板12上安装的器件的一面相对；管脚可为从模拟CPU负载板12内部电路引出，用于与被测主板上的CPU芯片座电连接的管脚，管脚的数量可根据电源与模拟CPU 负载板12及控制板10之间传输信号的数量和种类确定。

现场可编程逻辑门阵列模块100(FPGA，Field Programmable Gate Array)，是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的。FPGA作为控制板上的核心芯片，在设计上比处理器灵活。

参见图4，在本申请一实施例中，现场可编程逻辑门阵列模块100，包括：中央控制子模块101a、USB接口协议子模块101b、VR串行总线接口协议子模块 101c、系统管理总线接口协议子模块101d和控制处理信号子模块101e，中央控制子模块101分别与USB接口协议子模块101b、VR串行总线接口协议子模块101c、系统管理总线接口协议子模块101d和控制处理信号子模块101e通信连接；USB接口协议子模块101b与USB接口104相连，VR串行总线接口协议子模块101c与VR串行总线相连，系统管理总线接口协议子模块101d与系统管理总线相连，控制处理信号子模块101e与控制信号线相连。

中央控制子模块101a用于控制协调各个模块的交互管理，USB接口协议子模块101b用于实现USB接口协议，VR串行总线接口协议子模块101c用于实现VR串行总线接口协议及控制设置VR的电压，系统管理总线接口协议子模块101d用于实现SMBUS接口协议，控制处理信号子模块101e用于实现主板VR PowerButton使能以及各种反馈信号的运算处理。

系统上电后，上位机发送PowerButton控制信号，USB接口协议模块将上位机下发的USB数据解析后送至中央控制子模块，中央控制子模块101a分析命令数据，通过控制处理信号子模块101e发送到被测主板上的可调电源，开启主板可调电源输出。

进行测试时，对电压进行设置时，上位机发送电压调节命令，中央控制子模块101a下发给VR串行总线接口协议子模块101c，用来调节VR输出电压并加载到CPU电源负载板的电压，在一个例子中，电源控制信号包括开机按键信号 PWR_BTN#和VR上电正常信号PWR_GOOD，PWR_BTN#用来使能主板可调电源模块， PWR_GOOD用来反馈VR上电。

对电流进行调节时，上位机发送电流调节命令，中央控制子模块101a下发给命令通过系统管理总线接口协议子模块101d下发到D/A转换模块，转换成模拟信号，再通过第一运算放大器放大到可以驱动模拟CPU负载板的模拟信号，传输到模拟CPU负载板；CPU电源负载板上的电流反馈信号VCC_FB_P，VCC_FB_N，通过第二运算放大器放大，放大到A/D转换模块可以处理的模拟信号，通过A/D转换模块转换成数字信号，进而通过SMBUS总线送至控制处理信号子模块101e进行计算处理。

在进行电压设置及电流调节的过程中，可根据电压的反馈信号确定电源输出电压调节是否正确，以及根据反馈的电流值确定调节的电流值是否正确，并将结果通过USB接口上报给上位机进行分析处理。

数模转换模块101，又称D/A转换模块，可将数字信号转化为模拟信号。

模数转换模块102，又称A/D转换模块，可将模拟信号转化为数字信号，模拟信号只有转化为数字信号后才能用软件进行处理，这些都是通过A/D转换模块来实现的。

排线接口103，用于与排线进行连接的接口，排线接口上具有控制板10与模拟CPU负载板12及主板上的电源之间信号传输的端口。

USB，也叫通用串行总线(USB，Universal Serial Bus)是一种串口总线标准，规范电脑与外部设备的连接和通讯，对应的USB接口可连接多种外设，如鼠标和键盘等，且具有热插拔功能。

系统管理总线(SMBus，System Management Bus)为系统和电源管理这样的任务提供的控制总线，使用SMBus的系统，设备之间发送和接收消息都是通过 SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。FPGA100通过 SMBus可与模拟CPU负载板12之间传递负载控制信号VCC_CTL和电流反馈信号 VCC_FB_P，VCC_FB_N，还可接收通过电源电压反馈信号端口、A/D转换模块及 SMBus总线传递从被测主板电源透传的电源电压反馈信号，电源电压反馈信号，包括被测主板可调电源输出的电压反馈信号VCC_SENSE_P和VCC_SENSE_N，用于反馈电源输出的电压信号，该信号在A/D转换模块的接收范围，通过A/D转换模块转换为数字信号，近而通过SMBus总线送至FPGA进行计算处理，具体地可为 FPGA的控制处理信号子模块101e进行计算处理，并通过USB接口上报给上位机进行分析处理。

VR串行总线可包括时钟信号线，数据信号线和报警信号线，用来传递串行VID时钟信号VID_CLK、串行VID数据信号VID_DATA及串行VID报警信号 VID_ALERT#。

FPGA100通过电源控制信号线，可向主板上的电源传递的开机按键信号，电源通过电源控制信号线，可向FPGA100传递电源上电正常信号。

下表为控制板上具有的信号及对应的控制线信号类型。

第一运算放大器105和第二运算放大器106是具有很高放大倍数的电路单元，其输出信号可以是输入信号加、减或微分、积分等数学运算的结果，可以由分立的器件实现，也可以实现在半导体芯片当中。还可以单芯片的形式存在。

参见图5，本实施例的主板可调电源测试装置的使用过程：模拟CPU负载板 12背面的具有用于与被测主板上的CPU芯片座电连接的管脚阵列，与被测计算机主板上的CPU的芯片座相连。USB接口与上位机通信，将上位机的命令下发到 FPGA，FPGA通过电源控制信号下发到模拟CPU负载板12，再发送到被测主板，进而控制主板的VR上电，并使能被测主板可调电源模块；FPGA再通过VR串行总线向被测主板可调电源发送电压设置信号，设置电源电压值，电源通过内部设置，产生输出电压，同时通过VR串行总线向FPGA传递电压反馈信号，经过A/D转换模块输入FPGA进行运算处理，经USB接口向上位机传递处理结果，如果电压值在正常偏差范围内，向模拟CPU负载板12发送负载控制信号，以调节负载的大小，并接收电流反馈信号端口传递的电流反馈信号，电流反馈信号经过放大器及A/D转换器传输给FPGA，这样，即可得到电压与电流的一组对应关系。如果需要在同一电压下进行下一次抽载电流值测试，则再次调整模拟CPU负载板的电流。

重复上述过程，可进行下一个电压值的设定及对应电流大小的测试，通过控制板对主板上的电源进行电压设置，并调整模拟CPU负载板的负载大小，实现电流抽载，最终实现电源测试，这样，在CPU开发前期，可以模拟CPU，测试主板可调电源系统，可更好的支持后期CPU验证，并且，可供客户测试主板可调电源系统，保证CPU工作条件稳定，加快项目进度。

本实施例，将控制板与模拟CPU负载板之间通过信号排线相连，控制板具有用于与上位机相连的上位机连接接口，模拟CPU负载板的背面具有用于与被测主板上的CPU芯片座电连接的管脚阵列；其中，控制板包括：现场可编程逻辑门阵列模块、数模转换模块、模数转换模块、排线接口和USB接口；现场可编程逻辑门阵列模块通过系统管理总线分别与数模转换模块的输入端和模数转换模块的输出端相连，数模转换模块的输出端与第一运算放大器的输入端相连，第一运算放大器输出端连接至排线接口上的负载控制信号端口；排线接口上的电流反馈信号端口与第二运算放大器的输入端相连，第二运算放大器的输出端与所述模数转换模块的输入端相连；现场可编程逻辑门阵列模块的电源电压设置信号通过VR串行总线与排线接口上的电源电压设置信号端口相连，现场可编程逻辑门阵列模块的控制信号通过控制信号线，与排线接口上的电源控制信号端口相连；USB接口的第一端用于与所述上位机相连，所述USB接口的第二端与所述现场可编程逻辑门阵列相连，实现对主板可调电源进行测试，由于控制板上采用FPGA实现信号的处理，而FPGA可以通过其I/0组成各种接口，使得FPGA具有输入输出接口设计的灵活性，因此，可以灵活的实现VR串行总线接口，这样，便于提高本实施例的测试装置设计的灵活性，进一步地，便于降低本实施例的测试装置的成本。

参见图6，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的模拟CPU负载板12，包括印制电路板(图中未示出)、功率电路模块120 和采样电路模块122，功率电路模块120和采样电路模块122设于印制电路板上；功率电路模块120的第一输入端与排线接口上的负载控制信号端口相连，功率电路模块120的第二输入端与模拟CPU负载板12的背面管脚阵列中的第一管脚相连，第一管脚用于与被测主板上的CPU芯片座上的管脚相连，CPU芯片座上的管脚为被测电源输出电压信号对应的管脚；电流反馈信号端口包括第一电压反馈信号端口和第二电压反馈信号端口，采样电路模块122的第一端与第一电压反馈信号端口相连，采样电路模块122的第二端与第二电压反馈信号端口相连，功率电路模块120的第一输出端还与采样电路模块122的第一端相连，采样电路模块 122的第二端接地。

功率电路模块120，可作为模拟CPU负载板的负载，在一个例子中，功率电路模块120的负载大小可调；功率电路模块120的第一输入端与排线接口上的负载控制信号端口相连，可通过负载控制信号调节功率电路模块120的输出电阻。

功率电路模块120的第二输入端与模拟CPU负载板12的背面管脚阵列中的第一管脚相连，第一管脚用于与被测主板上的CPU芯片座上第二管脚相连，第二管脚为被测电源输出电压信号对应的管脚，这样，可将被测电源输出电压加载到功率电路模块120上，这样，在功率电路模块120上即可产生相应的电流。

功率电路模块120的第一输出端还与采样电路模块122的第一端相连，这样，功率电路模块120的电流，与采样电路模块122中的电流相等；电流反馈信号端口包括第一电压反馈信号端口和第二电压反馈信号端口，采样电路模块122的第一端与第一电压反馈信号端口相连，采样电路模块122的第二端与第二电压反馈信号端口相连，第一电压反馈信号端口和第二电压反馈信号端口分别接收的是采样电路模块122两端的电压VCC_FB_P和VCC_FB_N，这两个电压经过第二运算放大器放大到适合A/D转换模块的输入范围，A/D转换模数将得到的模拟电压差转化为数字信号，通过SMBus传给FPGA，FPGA根据欧姆定律计算出电流值，可通过 USB接口传送给上位机。

参见图7，功率电路模块120可使用可调发热块作为功率器件，还可使用可调功率电阻作为功率器件，在一个例子中，功率电路模块120，包括：金属-氧化物半导体场效应晶体管120a，所述金属-氧化物半导体场效应晶体管120a的栅极与所述排线接口上的负载控制信号端口相连，所述金属-氧化物半导体场效应晶体管120a的漏极用于与所述模拟CPU负载板的背面管脚阵列中的第一管脚相连，所述金属-氧化物半导体场效应晶体管120a的源极与所述采样电路模块相连，其中，所述第一管脚用于与被测主板上的CPU芯片座上、与所述被测电源输出电压信号对应的管脚相连。

金属-氧化物半导体场效应晶体管120a，简称金氧半场效晶体管(MOSFET， Metal-Oxide-Semiconductor Field-Effect Transistor)是一种可以广泛使用在模拟电路与数字电路的场效晶体管，MOSFET有3个极，分别为栅极、源极和漏极。MOSFET为具有可变电阻能力的功率器件。

负载控制信号端口接功率器件MOS管(以N沟道为例)的栅极，主板VR输出的电压VCC接MOSFET的漏极，源极接采样电路模块相连。

根据MOSFET特性，Vgs(栅极与源极之间的电压)增大时，Rds(漏极与源极之间的电阻)会变小，在漏极上所加VCC不变时，Id(通过漏极流向源极，进而通过采样电阻流向GND)变大，这样，通过控制栅极电压，即可控制漏极与源极之间的电阻，即可得到由漏极流向源极的电流。

这样可以实现在VCC电压不变的情况下，调节MOSFET的阻值，以抽载不同电流，进行电源测试，如可快速调节功率器件负载阻值，进行电源响应测试。

参见图7，在另一个例子中，采样电路模块122，包括：采样电阻，以图7为例，采样电阻包括采样电阻RS1、采样电阻RS2、采样电阻RS3和采样电阻RS4，所述采样电阻的第一端分别与所述功率电路模块的第一输出端、所述第一电压反馈信号端口相连，所述采样电阻的第二端接地，所述采样电阻的第二端还与所述第二电压反馈信号端口相连。

采样电阻可为小阻值精密电阻，第一电压反馈信号端口第二电压反馈信号端口接收到的是采样电阻两端的电压。

为了承载大电流测试，模拟CPU负载板上的功率器件需要多组，具体多少组可根据具体模拟CPU型号电源特性以及具体功率器件电流能力决定。

在又一个例子中，印制电路板的大小与真实CPU的大小相等，所述真实CPU 为实际使用时，与所述被测主板对应的CPU；功率电路模块的个数与真实CPU上的晶粒die的个数相等，功率电路模块在所述印制电路板的位置，与所述真实CPU 上的晶粒die在所述真实CPU上的位置对应。

晶粒die，是一块连续的半导体材料(通常是硅)，其可包括至少一个CPU 核心。通常情况下，集成电路是以大批方式，经光刻等多项步骤，制作在大片的半导体晶圆上，然后再分割成方型小片，这一小片就称为晶粒die。

印制电路板的大小与真实CPU的大小相等，在使用本实施例的测试装置进行测试时，可将模拟CPU负载装入被测主板上的CPU芯片安装座；功率电路模块的个数与真实CPU上的晶粒die个数相等，功率电路模块在所述印制电路板板的位置，与所述真实CPU上的晶粒die在所述真实CPU上的位置对应，这样，可使模拟 CPU负载的布局与接近真实CPU更加相似。

参照图8，模拟CPU负载板正面的多组功率器件模块模拟实际CPU设计情况，按照实际CPU芯片上的晶粒die布局放置。以具有4个晶粒die的CPU芯片为例，分为4块(中间4个长方形竖块)放置，每块包括2组功率模块，具体可为2组mosfet 模块，模拟CPU的4个晶粒die。

本申请再一实施例，与上述实施例基本相同，不同之处在于，本实施例的模拟CPU负载板还包括：电源电压设置管脚、电源电压反馈管脚和电源控制信号管脚，所述电源电压设置管脚、所述电源电压反馈管脚和所述电源控制信号管脚设于所述模拟CPU负载板的正面，所述排线接口上的电源电压设置信号端口通过所述排线与所述电源电压设置管脚相连，所述排线接口上的电源电压反馈端口与所述电源电压反馈管脚相连，所述排线接口上的电源控制信号端口通过所述排线与所述电源控制信号管脚相连；

所述电源电压设置管脚、所述电源电压反馈管脚和所述控制信号管脚分别与所述CPU负载板的背面的管脚阵列中的第二管脚、第三管脚及第四管脚一一对应相连，所述第二管脚、所述第三管脚和所述第四管脚分别用于与被测主板上的CPU芯片座上、与所述被测主板上的电源的电压设置接口、电源电压反馈接口和控制信号接口对应的管脚一一对应相连。

电源电压设置管脚，与所述排线接口上的电源的电压设置信号端口相连，此外，电源电压设置管脚与所述CPU负载板的背面的管脚阵列中的第二管脚相连，该第二管脚用于与被测主板上的CPU芯片座上、与所述被测主板上的电源的电压设置接口对应的管脚相连。

所述电源电压反馈管脚，与所述排线接口上的电源电压反馈端口相连，此外，所述电源电压反馈管脚与所述CPU负载板的背面的管脚阵列中的第三管脚相连，该第三管脚用于与被测主板上的CPU芯片座上、与所述被测主板上的电源电压反馈接口对应的接口相连。

电源控制信号管脚，与所述排线接口上的电源控制信号端口相连，此外，与CPU负载板的背面的管脚阵列中的第四管脚相连，该第四管脚用于与被测主板上的CPU芯片座上、与所述被测主板上控制信号接口对应的管脚相连。

本申请一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试装置，还包括：上位机，上位机与USB接口的第一端相连。

上位机主要用来设置配置命令、接收反馈信号、分析测试结果并呈现给用户等。上位机设计有配置设置，即根据实际CPU及电源需要限制输入的电压、电流的最大值等基本系统参数默认设置，防止使用时错误操作，设置超限。

本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的测试装置，还包括：散热器，散热器设于模拟CPU负载板上。

模拟CPU负载板上安装散热器，这样，在测试设备工作过程中，可将模拟CPU 负载板产生的热量由散热器带走，以降低模拟CPU负载板的温度；在一个例子中，散热器可为与被测主板配套的散热器，这样，可避免使用额外定制的散热设备，增加测试设备的成本。

参见图1，本申请一实施例的主板可调电源测试系统，包括：上位机2、主板3和上述实施例的主板可调电源测试装置1；上位机2与主板可调电源测试装置1中的USB接口104相连，主板可调电源测试装置1中的模拟CPU负载板12安装于主板上的CPU芯片座上。

上位机2可指可以直接发出操控命令的计算机，在屏幕上可显示各种信号变化。可在上位机安装软件；上位机软件是安装在如PC操作系统上的应用软件，主要用来设置配置命令、接收反馈信号、分析测试结果、并呈现给用户。

上位机软件设有配置设置参数，即根据实际CPU及VR电源的需要限制输入的电压及电流的最大值等基本系统参数进行默认设置、防止使用时错误操作，设置超限。

主板3，又叫主机板(mainboard)、系统板(systemboard)或母板 (motherboard)，安装在计算机主机箱内，是计算机最基本也是最重要的部件之一；主板一般为矩形电路板，上面安装了组成计算机的主要电路系统，一般有BIOS芯片、I/O控制芯片、键盘和面板控制开关接口、指示灯插接件、扩充插槽、主板、插卡的直流电源供电接插件、安装CPU芯片的芯片座等元件，其中CPU 芯片座用来安装CPU芯片。本实施例的主板可调电源测试装置中的模拟CPU负载板安装于所述主板上的CPU芯片座上。

本实施例，通过将上位机与主板可调电源测试装置中的USB接口相连，主板可调电源测试装置中的模拟CPU负载板安装于主板上的CPU芯片座上，其中，可调电源测试装置中的控制板由于控制板上采用FPGA实现信号的处理，而FPGA可以通过其I/O组成各种接口，使得FPGA具有输入输出接口设计的灵活性，因此，可以灵活的实现VR串行总线接口，这样，便于提高本实施例的测试系统设计的灵活性，进一步地，便于降低本实施例的测试系统的成本。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种主板可调电源测试装置，其特征在于，包括：控制板和模拟CPU负载板，所述控制板与所述模拟CPU负载板之间通过信号排线相连，所述控制板具有用于与上位机相连的上位机连接接口，所述模拟CPU负载板的背面具有用于与被测主板上的CPU芯片座电连接的管脚阵列；

其中，所述控制板包括：现场可编程逻辑门阵列模块、数模转换模块、模数转换模块、排线接口和USB接口；所述现场可编程逻辑门阵列模块通过系统管理总线分别与所述数模转换模块的输入端和所述模数转换模块的输出端相连，所述数模转换模块的输出端与第一运算放大器的输入端相连，所述第一运算放大器输出端连接至排线接口上的负载控制信号端口；排线接口上的电流反馈信号端口及电源电压反馈信号端口与第二运算放大器的输入端相连，所述第二运算放大器的输出端与所述模数转换模块的输入端相连；

所述现场可编程逻辑门阵列模块的电压设置信号端口通过VR串行总线与所述排线接口上的电源的电压设置信号端口相连，所述现场可编程逻辑门阵列模块的电源控制信号端口通过控制信号线，与所述排线接口上的电源控制信号端口相连；

所述USB接口的第一端用于与所述上位机相连，所述USB接口的第二端与所述现场可编程逻辑门阵列相连。

2.根据权利要求1所述的测试装置，其特征在于，所述现场可编程逻辑门阵列模块，包括：中央控制子模块、USB接口协议子模块、VR串行总线接口协议子模块、系统管理总线接口协议子模块和控制处理信号子模块，所述中央控制子模块分别与所述USB接口协议子模块、所述VR串行总线接口协议子模块、所述系统管理总线接口协议子模块和所述控制处理信号子模块通信连接；所述USB接口协议子模块与所述USB接口相连，所述VR串行总线接口协议子模块与所述VR串行总线相连，所述系统管理总线接口协议子模块与所述系统管理总线相连，所述控制处理信号子模块与所述控制信号线相连。

3.根据权利要求1所述的测试装置，其特征在于，所述模拟CPU负载板，包括印制电路板、功率电路模块和采样电路模块，所述功率电路模块和所述采样电路模块设于所述印制电路板上；

所述功率电路模块的第一输入端与所述排线接口上的负载控制信号端口相连，所述功率电路模块的第二输入端与所述模拟CPU负载板的背面管脚阵列中的第一管脚相连，所述第一管脚用于与被测主板上的CPU芯片座上的管脚相连，所述管脚为被测电源输出电压信号对应的管脚；

所述电流反馈信号端口包括第一电压反馈信号端口和第二电压反馈信号端口，所述采样电路模块的第一端与所述第一电压反馈信号端口相连，所述采样电路模块的第二端与所述第二电压反馈信号端口相连，所述功率电路模块的第一输出端还与所述采样电路模块的第一端相连，所述采样电路模块的第二端接地。

4.根据权利要求3所述的测试装置，其特征在于，所述模拟CPU负载板还包括：电源电压设置管脚、电源电压反馈管脚和电源控制信号管脚，所述电源电压设置管脚、所述电源电压反馈管脚和所述电源控制信号管脚设于所述模拟CPU负载板的正面，所述排线接口上的电源的电压设置信号端口通过所述排线与所述电源电压设置管脚相连，所述排线接口上的电源电压反馈端口与所述电源电压反馈管脚相连，所述排线接口上的电源控制信号端口通过所述排线与所述电源控制信号管脚相连；

所述电源电压设置管脚、所述电源电压反馈管脚和所述控制信号管脚分别与所述CPU负载板的背面的管脚阵列中的第二管脚、第三管脚及第四管脚一一对应相连，所述第二管脚、所述第三管脚和所述第四管脚分别用于与被测主板上的CPU芯片座上、与所述被测主板上的电源的电压设置接口、电源电压反馈接口和控制信号接口对应的管脚一一对应相连。

5.根据权利要求3所述的测试装置，其特征在于，所述功率电路模块，包括：金属-氧化物半导体场效应晶体管，所述金属-氧化物半导体场效应晶体管的栅极与所述排线接口上的负载控制信号端口相连，所述金属-氧化物半导体场效应晶体管的漏极用于与所述模拟CPU负载板的背面管脚阵列中的第一管脚相连，所述金属-氧化物半导体场效应晶体管的源极与所述采样电路模块相连，其中，所述第一管脚用于与被测主板上的CPU芯片座上、与所述被测电源输出电压信号对应的管脚相连。

6.根据权利要求3所述的测试装置，其特征在于，所述采样电路模块，包括：采样电阻，所述采样电阻的第一端分别与所述功率电路模块的第一输出端、所述第一电压反馈信号端口相连，所述采样电阻的第二端接地，所述采样电阻的第二端还与所述第二电压反馈信号端口相连。

7.根据权利要求3所述的测试装置，其特征在于，所述印制电路板的大小与真实CPU的大小相等，所述真实CPU为实际使用时，与所述被测主板对应的CPU；所述功率电路模块的个数与所述真实CPU上的晶粒die的个数相等，所述功率电路模块在所述印制电路板板的位置，与所述真实CPU上的晶粒die在所述真实CPU上的位置对应。

8.根据权利要求1所述的测试装置，其特征在于，还包括：上位机，所述上位机与所述USB接口的第一端相连。

9.根据权利要求1所述的测试装置，其特征在于，还包括：散热器，所述散热器设于所述模拟CPU负载板上。

10.一种主板可调电源的测试系统，其特征在于，包括：上位机、主板和上述权利要求1-9任一项所述的主板可调电源测试装置；

所述上位机与所述主板可调电源测试装置中的USB接口相连，所述主板可调电源测试装置中的模拟CPU负载板安装于所述主板上的CPU芯片座上。

Images