CN212785629U - 基于fpga的用于广播级的异步四分割监视器 - Google Patents
基于fpga的用于广播级的异步四分割监视器 Download PDFInfo
- Publication number
- CN212785629U CN212785629U CN202022172977.5U CN202022172977U CN212785629U CN 212785629 U CN212785629 U CN 212785629U CN 202022172977 U CN202022172977 U CN 202022172977U CN 212785629 U CN212785629 U CN 212785629U
- Authority
- CN
- China
- Prior art keywords
- module
- video
- path
- output
- sdi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
本实用新型提供基于FPGA的用于广播级的异步四分割监视器，包括：四路SDI/HDMI2.0编解码模块，用于对FPGA信号解码并将解码出来的数据重新排列；输入通道数据交叉选择模块，用于单通道输入全屏显示时的输入通道选择；四路视频缩放/去隔行模块，用于对独立通道的视频进行缩放以及自适应去隔行；四路图像增强/颜色管理模块，用于调节独立通道的图像亮度、对比度、锐度、色温的调节及实现基于六面体插值算法的3D‑LUT；视频叠加/拼接同步模块；存储器模块；屏接口编码输出显示模块；总线控制模块，用于对上述模块形成视频流通路。本实用新型能自动调整不同输入信号的相位差的监视器，高分辨率接收，降低设备成本，具有极大的经济价值和设备效益。
Description
技术领域
本实用新型涉及监视器技术领域，具体涉及一种基于FPGA的用于广播级的异步四分割监视器。
背景技术
监视器作为广电领域的重要硬件设备，在调色，制作，播出中扮演者重要角色，一台好的监视器除了有各做不能的输入暑促接口，还具有强大的颜色管理功能，各种辅助工具等，它能能在调色，制作，播出中提高生产力。而目前传统的监视器不能同时接收4路12GSDI信号，且受带宽影响，不能4路信号同时接收任意分辨率大小的信号，且受使用环境的影响，4路输入信号因为经过中间设备的路由而造成相位差。
实用新型内容
为了克服上述现有技术存在的问题，本实用新型提供基于FPGA的用于广播级的异步四分割监视器。
本实用新型的技术方案是：
基于FPGA的用于广播级的异步四分割监视器，包括：
四路SDI/HDMI2.0编解码模块，用于对FPGA信号解码并将解码出来的数据重新排列；
输入通道数据交叉选择模块，用于单通道输入全屏显示时的输入通道选择；
四路视频缩放/去隔行模块，用于对独立通道的视频进行缩放以及自适应去隔行；
四路图像增强/颜色管理模块，用于调节独立通道的图像亮度、对比度、锐度、色温的调节及实现基于六面体插值算法的3D-LUT；
视频叠加/拼接同步模块，根据不同的同步输出功能选择同步时钟来作为存储器模块的同步参考时钟；
存储器模块，用于对四路SDI/HDMI2.0编解码模块的解码信号同步；
屏接口(Lvds/V-by-one)编码输出显示模块；用于实现四路不同分辨率的四分割同步显示；
总线控制模块，用于对上述模块形成视频流通路；
所述SDI/HDMI2.0编解码模块输出输出端连接输入通道数据交叉选择模块，输入通道数据交叉选择模块的输出端连接四路视频缩放/去隔行模块，四路视频缩放/去隔行模块的输出端连接四路图像增强/颜色管理模块，四路图像增强/颜色管理模块的输出端连接视频叠加/拼接同步模块，视频叠加/拼接同步模块的输出端连接屏接口编码输出显示模块；
所述总线控制模块与所述四路SDI/HDMI2.0编解码模块，输入通道数据交叉选择模块、四路视频缩放/去隔行模块、四路图像增强/颜色管理模块、视频叠加/拼接同步模块、存储器模块，屏接口编码输出显示模块连接。
作为本实用新型的进一步技术方案为，所述SDI/HDMI2.0编解码模块对 FPGA的高速SerDes信号解码为12G SDI和HDMI2.0，并将解码出来的数据根据SMPTE协议重新排列以获得四通道YUV444格式的信号用作后端的视频处理数据。
作为本实用新型的进一步技术方案为，所述视频缩放/去隔行模块根据图像静止和运动情况采用时间插值算法和空间插值算法，当相邻两场中的图像静止时，采用时间插值算；当相邻场中存在运动景物时，采用空间插值。
作为本实用新型的进一步技术方案为，所述视频缩放/去隔行模块同时采用时间插值算法和空间插值算法，同时运用运动补偿算法计算每个像素的动作，得出物体的运动矢量，然后沿着运动轨迹的方向进行插值。
作为本实用新型的进一步技术方案为，视频缩放/去隔行模块将缩放技术分为前后两级，前级根据图像的内在相关性和几何相似性，对插值点的空间距离做非线性修正；后级根据计算待插值像素周围已知像素点得出的梯度值调整周围像素点灰度的权重，使得插值后像素点的灰度值接近于平坦区域像素点对应的灰度值。
作为本实用新型的进一步技术方案为，还包括同步锁相模块，所述同步锁相模块包括：
时间管理模块，调整输出图像的像素时钟频率用于同步输入场信号和输出图像的场信号即PIVS和POVS；
帧率转换模块，通过比较POVS和PIVS的相位差，并调整从输入图像的脉冲信号POFLD引脚输出的PWM脉冲的占空比来改变VCXO(压控振荡器，Voltage Controlled X'talOscillator)的输入电压，来控制输出图像的像素时钟POCLK的频率。
视频时序产生模块，当PWM脉冲的占空比变大或者变小时，低通滤波器的输出电压变高或者变低，而VCXO的输出频率变高或者变低，以控制输出图像的场信号POVS的相位和频率。
作为本实用新型的进一步技术方案为，还包括：相位差自动调整模块，所述相位差自动调整模块根据FPGA解码出SDI的延迟信息计算出窗体滑动位置，动态调整窗体位置并填充缓存。
本实用新型的有益效果为：
本实用新型具有8K分辨率前后两级多相非线性缩放，4路任意分辨率大小异步拼接显示，4路输入信号相位差自动调整功能；同时支持4路任意分辨率大小异步四分割显示，且能接收8K信号和4路最大到12G SDI，能自动调整不同输入信号的相位差的监视器，不仅能解决复杂环境的设备路由造成的相位差问题，还能解决同一工位上多信号输入，高分辨率接收，高画质呈现，提高了生产力，降低设备成本及能耗的作用，具有极大的经济价值和设备效益。
附图说明
图1为本实用新型提出的基于FPGA的用于广播级的异步四分割监视器结构图；
图2是本实用新型实施例的4路任意分辨率大小异步拼接显示图；
图3是本实用新型实施例的同步锁相模块框图；
图4是本实用新型实施例的同步锁相模块时序电路图；
图5是本实用新型实施例的4路12G SDI输入同步拼接8K处理模块框图；
图6是本实用新型实施例的SDI模式下SQD数据排列格式图；
图7为本实用新型实施例的2SI模式的数据排列格式图。
具体实施方式
以下将结合一种实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，专利中涉及到的SDI 接口，只是一种实施例，也可以被其他能够传输视频的接口替换。
参见图1至图7，其中图1为本实用新型提出的基于FPGA的用于广播级的异步四分割监视器结构图；图2是本实用新型实施例的4路任意分辨率大小异步拼接显示图；图3是本实用新型实施例的同步锁相模块框图；图4是本实用新型实施例的同步锁相模块时序电路图；图5是本实用新型实施例的4路12G SDI输入同步拼接8K处理模块框图；图6是本实用新型实施例的SDI模式下SQD 数据排列格式图；图7为本实用新型实施例的2SI模式的数据排列格式图。
如图1所示，基于FPGA的用于广播级的异步四分割监视器，包括：
四路SDI/HDMI2.0编解码模块，用于对FPGA信号解码并将解码出来的数据重新排列；
输入通道数据交叉选择模块，用于单通道输入全屏显示时的输入通道选择；
四路视频缩放/去隔行模块，用于对独立通道的视频进行缩放以及自适应去隔行；
四路图像增强/颜色管理模块，用于调节独立通道的图像亮度、对比度、锐度、色温的调节及实现基于六面体插值算法的3D-LUT；
视频叠加/拼接同步模块，根据不同的同步输出功能选择同步时钟来作为存储器模块的同步参考时钟；
存储器模块，用于对四路SDI/HDMI2.0编解码模块的解码信号同步；
屏接口(Lvds/V-by-one)编码输出显示模块；用于实现四路不同分辨率的四分割同步显示；
总线控制模块，用于对上述模块形成视频流通路；
SDI/HDMI2.0编解码模块输出输出端连接输入通道数据交叉选择模块，输入通道数据交叉选择模块的输出端连接四路视频缩放/去隔行模块，四路视频缩放/去隔行模块的输出端连接四路图像增强/颜色管理模块，四路图像增强/颜色管理模块的输出端连接视频叠加/拼接同步模块，视频叠加/拼接同步模块的输出端连接屏接口编码输出显示模块；
总线控制模块与所述四路SDI/HDMI2.0编解码模块，输入通道数据交叉选择模块、视频缩放/去隔行模块、图像增强/颜色管理模块、视频叠加/拼接同步模块、存储器模块，屏接口编码输出显示模块连接。
本实用新型提供基于FPGA的能同时显示四个不分辨率的广播级4K四分割监视器，不同的模块通过总线控制模块形成视频流通路，本实用新型主要使用 FPGA为主要视频处理芯片，外部连接四颗DDR3芯片用于核心功能四个最大到4K分辨率的信号同步，通过FPGA解码出来的信号特征码自动计算4路信号的相位偏差来实现信号同步，四路信号的运动自适应去隔行功能。
SDI/HDMI解码模块为高速串行接收模块，该模块的核心功能是针对FPGA 的高速SerDes信号解码12G SDI和HDMI2.0，并将解码出来的数据根据SMPTE 协议重新排列以获得四通道YUV444格式的信号用作后端的视频处理数据。 SDI/HDMI解码模块与传统外接SDI和HDMI解码芯片相比具有节省硬件成本，更小的PCB板面积的优势。
SDI编解码模块包括4路12G SDI解码模块，且能将4路12G SDI组合解码得到完整的8K分辨率的图像；每路12G SDI解码模块兼容3G SDI解码模式，其中每路12G SDI解码模式可以解出4路3G信号，3G SDI解码模式可以解出1 路3G信号，同时能解嵌出音频信息，辅助信息等。
输入通道数据交叉选择模块用于单通道输入全屏显示时的输入通道选择，可用于监视器的单画面显示，两画面显示和四画面显示时的数据通道选择。
图像增强及颜色管理模块用于独立通道的图像亮度，对比度，锐度，色温的调节及基于六面体插值算法的3D-LUT功能，具体为把输入的非线性信号转换为线性，再经过3DLUT颜色校正矩阵处理，实现各种不同标准的颜色转管理。存储器模块为4K分辨率的信号同步；SDI模块总共解码出64通道音频数据，并可以任选两通道输出。
视频叠加及拼接同步模块根据不同的同步输出功能选择PO1CLK或者 PO2CLK或者PO3CLK或者PO4CLK来作为DDR3视频缓存的IP1CLK， IP2CLK，IP3CLK和IP4CLK的同步参考时钟以实现四路不同分辨率的四分割同步显示，本实用新型中的时钟管理模块具有灵活的输入输出选择功能来满足复杂情况的同步机制。
本实用新型实现一台监视器上实现8K信号输入，最大4K60Hz输入，且同时能任意分辨率显示，四通道都带有广播级运动自适应去隔行技术。
广电级运动自适应去隔行技术，它同时采用时间插值算法和空间插值算法，即当相邻两场中的图像静止时，就采用时间插值算，可以获得精确的图像，当相邻场中存在运动景物时，就采用空间插值；或者同时进行空间和时间插值，同时运用运动补偿算法计算每个像素的动作，得出物体的运动矢量，然后沿着运动轨迹的方向进行插值。本模块具有时延低，隔行信号转逐行信号效果好的特征。
本实用新型实施例中，视频缩放/去隔行模块将缩放技术分为前后两级，分级的多相缩放模块，和传统的缩放技术相比较，本模块将缩放技术分为前后两级，前级根据图像的内在相关性和几何相似性，对插值点的空间距离做非线性修正，后级根据计算待插值像素周围已知像素点得出的梯度值调整周围像素点灰度的权重，使得插值后像素点的灰度值能够更接近于较平坦区域像素点对应的灰度值，这种算法和传统做法相比能节省2颗DDR3，具有硬件成本低，插值效果好的特征。
本实用新型实施例中，还包括同步锁相模块，所述同步锁相模块包括：
时间管理模块，调整输出图像的像素时钟频率用于同步输入场信号和输出图像的场信号即PIVS和POVS；
帧率转换模块，通过比较POVS和PIVS的相位差，并调整从输入图像的脉冲信号POFLD引脚输出的PWM脉冲的占空比来改变VCXO(压控振荡器， Voltage Controlled X'talOscillator)的输入电压，来控制输出图像的像素时钟 POCLK的频率。
视频时序产生模块，当PWM脉冲的占空比变大或者变小时，低通滤波器的输出电压变高或者变低，而VCXO的输出频率变高或者变低，以控制输出图像的场信号POVS的相位和频率。
具体步骤为：1)测量参考VS与反馈VS之间的相位差，2)根据相位差，调整POFLD的输出PWM脉冲。然后，反馈VS的相位和频率改变。重复步骤 1)和2)，即能同步PIVSB和POVS。
本实用新型具有输入信号相位差自动调整功能，根据FPGA解码出SDI的延迟信息计算出窗体滑动位置，动态调整窗体位置并填充缓存。
本实用新型提供当4跟SDI线在不同长度时造成相位差时能自动同步，提升了监视器适配其他设备的能，能同时预监4个信号，最大分辨率支持4K60Hz，且能同时接收不同的分辨率，有效的降低了应用场景中的设备成本及提高用户的操作性。本实用新型在保障性能和视频显示的效果的基础上，提出相位差解决办法，前后两级缩放技术，降低了硬件成本。
以上对本实用新型进行了详细介绍，但是本实用新型不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下做出各种变化。不脱离本实用新型的构思和范围可以做出许多其他改变和改型。应当理解，本实用新型不限于特定的实施方式，本实用新型的范围由所附权利要求限定。
Claims (4)
1.基于FPGA的用于广播级的异步四分割监视器，其特征在于，包括：
四路SDI/HDMI2.0编解码模块，用于对FPGA信号解码并将解码出来的数据重新排列；
输入通道数据交叉选择模块，用于单通道输入全屏显示时的输入通道选择；
四路视频缩放/去隔行模块，用于对独立通道的视频进行缩放以及自适应去隔行；
四路图像增强/颜色管理模块，用于调节独立通道的图像亮度、对比度、锐度、色温的调节及实现基于六面体插值算法的3D-LUT；
视频叠加/拼接同步模块，根据不同的同步输出功能选择同步时钟来作为存储器模块的同步参考时钟；
存储器模块，用于对四路SDI/HDMI2.0编解码模块的解码信号同步；
屏接口编码输出显示模块；用于实现四路不同分辨率的四分割同步显示；
总线控制模块，用于对上述模块形成视频流通路；
所述SDI/HDMI2.0编解码模块输出输出端连接输入通道数据交叉选择模块，输入通道数据交叉选择模块的输出端连接四路视频缩放/去隔行模块，四路视频缩放/去隔行模块的输出端连接四路图像增强/颜色管理模块，四路图像增强/颜色管理模块的输出端连接视频叠加/拼接同步模块，视频叠加/拼接同步模块的输出端连接屏接口编码输出显示模块；
所述总线控制模块与所述四路SDI/HDMI2.0编解码模块，输入通道数据交叉选择模块、四路视频缩放/去隔行模块、四路图像增强/颜色管理模块、视频叠加/拼接同步模块、存储器模块，屏接口编码输出显示模块连接。
2.根据权利要求1所述的异步四分割监视器，其特征在于，所述SDI/HDMI2.0编解码模块对FPGA的高速SerDes信号解码为12G SDI和HDMI2.0，并将解码出来的数据根据SMPTE协议重新排列以获得四通道YUV444格式的信号用作后端的视频处理数据。
3.根据权利要求1所述的异步四分割监视器，其特征在于，还包括同步锁相模块，所述同步锁相模块包括：
时间管理模块，调整输出图像的像素时钟频率用于同步输入场信号和输出图像的场信号即PIVS和POVS；
帧率转换模块，通过比较POVS和PIVS的相位差，并调整从输入图像的脉冲信号POFLD引脚输出的PWM脉冲的占空比来改变VCXO的输入电压，来控制输出图像的像素时钟POCLK的频率；
视频时序产生模块，当PWM脉冲的占空比变大或者变小时，低通滤波器的输出电压变高或者变低，而VCXO的输出频率变高或者变低，以控制输出图像的场信号POVS的相位和频率。
4.根据权利要求1所述的异步四分割监视器，其特征在于，还包括：相位差自动调整模块，所述相位差自动调整模块根据FPGA解码出SDI的延迟信息计算出窗体滑动位置，动态调整窗体位置并填充缓存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022172977.5U CN212785629U (zh) | 2020-09-28 | 2020-09-28 | 基于fpga的用于广播级的异步四分割监视器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022172977.5U CN212785629U (zh) | 2020-09-28 | 2020-09-28 | 基于fpga的用于广播级的异步四分割监视器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212785629U true CN212785629U (zh) | 2021-03-23 |
Family
ID=75056669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022172977.5U Active CN212785629U (zh) | 2020-09-28 | 2020-09-28 | 基于fpga的用于广播级的异步四分割监视器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212785629U (zh) |
-
2020
- 2020-09-28 CN CN202022172977.5U patent/CN212785629U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107249101B (zh) | 一种高分辨率图像采集与处理装置 | |
| US6313822B1 (en) | Method and apparatus for modifying screen resolution based on available memory | |
| EP0743791B1 (en) | Image scanning format converter suitable for a high definition television system | |
| KR101554685B1 (ko) | 비디오 프로세싱을 기술하기 위한 방법, 장치 및 머신 판독가능 매체 | |
| EP0743788B1 (en) | Automatic image scanning format converter with seamless switching | |
| EP2127371B1 (en) | Video processor architecture and method for frame rate conversion | |
| US8295364B2 (en) | System and method of video data encoding with minimum baseband data transmission | |
| US6141062A (en) | Method and apparatus for combining video streams | |
| JP4806005B2 (ja) | 離散タイムラベル付けされたビデオをアナログ出力信号に変換するタイムベース再構成 | |
| US20070273787A1 (en) | Image processing apparatus | |
| US8754991B2 (en) | Shared memory multi video channel display apparatus and methods | |
| TW200534214A (en) | Adaptive display controller | |
| JP5177828B2 (ja) | 画像レート変換方法及び画像レート変換装置 | |
| CN102843522B (zh) | 基于pcie的视频拼接处理卡、其控制系统及控制方法 | |
| KR101366202B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| CN112040201A (zh) | 基于fpga的用于广播级的异步四分割监视器 | |
| KR19990018906A (ko) | 디지탈 티브이의 화면비 변환장치 | |
| KR20070014192A (ko) | 인터레이싱된 비디오 신호를 프로그레시브 비디오 신호로변환하는 방법, ｍｐｅｇ 디코더, 인터레이싱된 ｍｐｅｇ비디오 신호를 프로그레시브 비디오 신호로 변환하기 위한시스템 | |
| US6380983B1 (en) | TV receiver with selectable signal processing systems | |
| KR100281885B1 (ko) | 디지털 신호 수신장치의 클럭 주파수 변환장치 | |
| CN212785629U (zh) | 基于fpga的用于广播级的异步四分割监视器 | |
| US20130271650A1 (en) | Video display apparatus and video processing method | |
| US20020140852A1 (en) | Method of decreasing delay through frame based format converters | |
| JP4355820B2 (ja) | 画像処理装置、画像処理方法、及びテレビジョン受像機 | |
| CN202285412U (zh) | 低帧率传输或运动图像闪烁消除系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |