CN212785314U - 一种多倍频十六位二进制减计数器装置 - Google Patents
一种多倍频十六位二进制减计数器装置 Download PDFInfo
- Publication number
- CN212785314U CN212785314U CN202021996091.6U CN202021996091U CN212785314U CN 212785314 U CN212785314 U CN 212785314U CN 202021996091 U CN202021996091 U CN 202021996091U CN 212785314 U CN212785314 U CN 212785314U
- Authority
- CN
- China
- Prior art keywords
- 74ls74d
- frequency
- output
- sixteen
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
一种多倍频十六位二进制减计数器装置，包括定时器，所述定时器输出端分别连接分频器和多倍频混频器，所述分频器的输出端连接多倍频混频器，多倍频混频器输出端连接十六位二进制减计数器。本实用新型通过改变555定时器的输出频率和二进制减计数器的位数，能够实现可控的多倍频的、不同范围的二进制减计数，使用范围广泛。
Description
技术领域
本实用新型涉及数字电子技术领域，特别涉及一种多倍频十六位二进制减计数器装置。
背景技术
二进制减计数器在数字系统、计算机等领域应用广泛。但是，在不同的数字系统，计数器的工作频率不同。
发明内容
为了克服上述现有技术的不足，本实用新型的目的在于提供一种多倍频十六位二进制减计数器装置，能够实现可控的多倍频的、不同范围的二进制减计数，使用范围广泛。
为了实现上述目的，本实用新型采用的技术方案是：
一种多倍频十六位二进制减计数器装置，包括定时器1，所述定时器1输出端分别连接分频器2和多倍频混频器3，所述分频器2的输出端连接多倍频混频器3，多倍频混频器3输出端连接十六位二进制减计数器4。
所述定时器1由555构成多谐振荡器，控制输出频率f0。
所述分频器2由74LS74D构成，1片74LS74D构成的二分频器控制输出频率f0/2，2片74LS74D串联构成的四分频器控制输出频率f0/4，3片74LS74D串联构成的八分频器控制输出频率f0/4。
所述定时器1输出out连接第1片74LS74D的1CLK，第1片74LS74D的1D连接第1片74LS74D的～1Q，构成的二分频器第1片74LS74D的1Q控制输出频率f0/2；第1片74LS74D的1Q连接第2片74LS74D的1CLK，第2片74LS74D的1D连接第2片74LS74D的～1Q，构成的四分频器第2片74LS74D的1Q控制输出频率f0/4；第2片74LS74D的1Q连接第3片74LS74D的1CLK，第3片74LS74D的1D连接第3片74LS74D的～1Q，构成的四分频器第3片74LS74D的1Q控制输出频率f0/8。
所述多倍频混频器3为74LS151四选一数据选择器。
所述定时器1、二分频器、四分频器、八分频器的输出分别连接74LS151四选一数据选择器上的四个数据输入端D0、D1、D2、D3，74LS151四选一数据选择器的数据选择端B和A分别与十六位二进制减计数器4上的输出端的D15和D14相连。
所述十六位二进制减计数器4由4片74LS191构成。
本实用新型的有益效果：
本实用新型设计了可控多倍频十六位二进制减计数器，可以实现555定时器控制输出频率f0，二分频器控制输出频率f0/2，四分频器控制输出频率f0/4，八分频器控制输出频率f0/8，以及由以上四种频率构成的混频器，实现分别以由以上四种分频减计数65535-0。通过改变555定时器的输出频率和二进制减计数器的位数，能够实现可控的多分频的、不同范围的二进制减计数，使用范围广泛。
附图说明
图1为本实用新型的定时器电路图。
图2为本实用新型的分频器电路图。
图3为本实用新型整体结构示意图。
具体实施方式
下面结合附图对本实用新型作进一步详细说明。
如图1所示，本实用新型的设计过程如下：
1.定时器输出频率f0。
具体做法是：附图1定时器电路图中，Vcc＝5V，R0＝100Ω，Cm＝0.01μF,
t充电＝Cn(Rm+Rn)ln2(s)
t放电＝CnRnln2(s)
输出周期性方波的周期为
T＝t充电+t放电
选择合适的参数Cn、Rm、Rn，使得
t充电＝t放电
输出周期性方波的频率为
f0＝1/T
输出周期性方波的占空比为50％。
2.分频器。
具体做法是：附图分频器电路图中，定时器输出out连接第1片74LS74D的1CLK，第1片74LS74D的1D连接第1片74LS74D的～1Q，构成的二分频器第1片74LS74D的1Q控制输出频率f0/2；第1片74LS74D的1Q连接第2片74LS74D的1CLK，第2片74LS74D的1D连接第2片74LS74D的～1Q，构成的四分频器第2片74LS74D的1Q控制输出频率f0/4；第2片74LS74D的1Q连接第3片74LS74D的1CLK，第3片74LS74D的1D连接第3片74LS74D的～1Q，构成的四分频器第3片74LS74D的1Q控制输出频率f0/8。
3.多倍频混频器。
具体做法是：通过定时器、二分频器、四分频器、八分频器的输出分别控制74LS151四选一数据选择器的四个数据输入端D0、D1、D2、D3，74LS151四选一数据选择器的数据选择端B和A分别由十六位二进制减计数器的输出端的D15和D14控制。
当BA＝11，74LS151四选一数据选择器的控制输出D3；当BA＝10，74LS151四选一数据选择器的控制输出D2；当BA＝01，74LS151四选一数据选择器的控制输出D1；当BA＝00，74LS151四选一数据选择器的控制输出D0。
4.多倍频十六位二进制减计数器。
具体做法是：十六位二进制减计数器由4片74LS191构成，预置数1111111111111111，通过多倍频混频器控制十六位二进制减计数器时钟，十六位二进制减计数器分别以频率f0/8减计数65535-49152，频率f0/4减计数49151-32768，频率f0/2减计数32767-16384，频率f0减计数16383-0。
Claims (7)
1.一种多倍频十六位二进制减计数器装置，其特征在于，包括定时器(1)，所述定时器(1)输出端分别连接分频器(2)和多倍频混频器(3)，所述分频器(2)的输出端连接多倍频混频器(3)，多倍频混频器(3)输出端连接十六位二进制减计数器(4)。
2.根据权利要求1所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述定时器(1)由555构成多谐振荡器，控制输出频率f0。
3.根据权利要求1所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述分频器(2)由74LS74D构成，1片74LS74D构成的二分频器控制输出频率f0/2，2片74LS74D串联构成的四分频器控制输出频率f0/4，3片74LS74D串联构成的八分频器控制输出频率f0/4。
4.根据权利要求3所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述定时器(1)输出out连接第1片74LS74D的1CLK，第1片74LS74D的1D连接第1片74LS74D的～1Q，构成的二分频器第1片74LS74D的1Q控制输出频率f0/2；第1片74LS74D的1Q连接第2片74LS74D的1CLK，第2片74LS74D的1D连接第2片74LS74D的～1Q，构成的四分频器第2片74LS74D的1Q控制输出频率f0/4；第2片74LS74D的1Q连接第3片74LS74D的1CLK，第3片74LS74D的1D连接第3片74LS74D的～1Q，构成的四分频器第3片74LS74D的1Q控制输出频率f0/8。
5.根据权利要求3所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述多倍频混频器(3)为74LS151四选一数据选择器。
6.根据权利要求5所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述定时器(1)、二分频器、四分频器、八分频器的输出分别连接74LS151四选一数据选择器上的四个数据输入端D0、D1、D2、D3，74LS151四选一数据选择器的数据选择端B和A分别与十六位二进制减计数器(4)上的输出端的D15和D14相连。
7.根据权利要求1所述的一种多倍频十六位二进制减计数器装置，其特征在于，所述十六位二进制减计数器(4)由4片74LS191构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021996091.6U CN212785314U (zh) | 2020-09-14 | 2020-09-14 | 一种多倍频十六位二进制减计数器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021996091.6U CN212785314U (zh) | 2020-09-14 | 2020-09-14 | 一种多倍频十六位二进制减计数器装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212785314U true CN212785314U (zh) | 2021-03-23 |
Family
ID=75057668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021996091.6U Expired - Fee Related CN212785314U (zh) | 2020-09-14 | 2020-09-14 | 一种多倍频十六位二进制减计数器装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212785314U (zh) |
-
2020
- 2020-09-14 CN CN202021996091.6U patent/CN212785314U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104898530A (zh) | 一种基于dsp和fpga的嵌入式控制器的同步印染控制系统 | |
| CN109412582B (zh) | 一种pwm信号采样检测电路、处理电路及芯片 | |
| CN212785314U (zh) | 一种多倍频十六位二进制减计数器装置 | |
| CN1276585C (zh) | 支持同步重载的高速分频方法和可编程设备 | |
| CN108459554A (zh) | 一种基于cpld的高速脉冲输出占空比自动调整的方法 | |
| CN101375505A (zh) | 分频器电路 | |
| CN212785313U (zh) | 一种多分频十六位二进制加计数器装置 | |
| CN105141203B (zh) | 电机的脉冲滤波系统、脉冲滤波方法及其控制系统 | |
| CN1110134C (zh) | 针对冗长噪声的数字噪声消除滤波器及其方法和系统 | |
| CA1089568A (en) | Digital-to-analog converter | |
| CN109580975B (zh) | 一种基于pwm信号的速度检测器、处理电路及芯片 | |
| CN204947738U (zh) | 一种适配多类型传感器的监控信息采集控制装置 | |
| CN209231361U (zh) | 基于pwm信号的速度检测器、处理电路及芯片 | |
| CN204362029U (zh) | 百分之五十占空比的可编程分频器 | |
| CN205138619U (zh) | 一种新型智能饲料生产用自动称量系统 | |
| CN203406842U (zh) | 混合多相级联积分梳状滤波器 | |
| CN219574792U (zh) | 多倍频十六位二进制加计数器装置 | |
| CN205901697U (zh) | 延迟模块和设置有该延迟模块的数字可编程延迟线 | |
| CN204790426U (zh) | 一种基于dsp和fpga的嵌入式控制器的同步印染控制系统 | |
| CN202758998U (zh) | 一种单级步进旋转可调衰减器 | |
| CN205749842U (zh) | 一种开关电源空载检测电路 | |
| CN219574793U (zh) | 多分频十六位二进制减计数器装置 | |
| CN110764439A (zh) | 伺服驱动脉冲输出分频器及其使用方法 | |
| CN208796228U (zh) | 一种硬件数字排序电路 | |
| CN208986907U (zh) | 一种处理正交编码器z信号的低通滤波电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210323 Termination date: 20210914 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |