CN212113713U - Sod523芯片框架 - Google Patents
Sod523芯片框架 Download PDFInfo
- Publication number
- CN212113713U CN212113713U CN202022481664.8U CN202022481664U CN212113713U CN 212113713 U CN212113713 U CN 212113713U CN 202022481664 U CN202022481664 U CN 202022481664U CN 212113713 U CN212113713 U CN 212113713U
- Authority
- CN
- China
- Prior art keywords
- chip
- frame body
- pin
- chip mounting
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229920003023 plastic Polymers 0.000 claims abstract description 92
- 239000004033 plastic Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 35
- 238000001746 injection moulding Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract description 8
- 238000000465 moulding Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000005574 cross-species transmission Effects 0.000 abstract 1
- 238000009434 installation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本实用新型涉及半导体制造技术领域，特别涉及一种SOD523芯片框架。本实用新型包括框架本体，框架本体上设置有若干芯片安装单元，所有芯片安装单元在框架本体上呈矩形阵列排列，每两列芯片安装单元列之间设有注塑流道，在框架本体塑封末端的边缘上开设有泄压孔，且泄压孔位于注塑流道的端部。在本实用新型的塑封过程中，塑封料在注塑流道上流动，当塑封料流至框架本体的塑封末端时，塑封料先流进泄压孔内，在泄压孔填充后再从泄压孔中溢出，从而在塑封料流至框架本体的塑封末端时，可以避免塑封料直接对框架本体塑封末端的边缘产生冲击，进而可以减少在框架本体的塑封末端出现气孔或者冲丝等缺陷。
Description
技术领域
本实用新型涉及半导体制造技术领域，特别涉及一种SOD523芯片框架。
背景技术
目前，在半导体的制造过程中，通常是将半导体集成到引线框架上，让引线框架作为集成电路的芯片载体，形成电气回路，起到了和外部导线连接的桥梁作用。
在目前市场已有的SOD523芯片框架产品中，框架本身的利用率不高。现有的SC89芯片框架的设计宽度大多为30mm～50mm，设计长度大多为180mm～220mm，其框架的生产效率较低且生产成本较高。
SOD523芯片框架在塑封时，塑封料从模具的进料口进入后，通过框架本体上的注塑流道流向框架本体上的芯片安装单元，并形成塑封体；塑封料在注塑流道上流动时，是从框架本体的一端流向框架本体的另一端，一般将注塑料最后到达框架本体的一端成为塑封末端。而现有的SOD523芯片框架在塑封时，在框架本体的塑封末端容易出现气孔或者冲丝等缺陷，进而影响产品的质量；并且现有SOD523芯片框架在塑封后，其封装产品的种类较为单一，而且不能实现不同产品的切换。
实用新型内容
本实用新型的发明目的在于：针对现有技术中，现有的SOD523芯片框架在塑封过程中，在框架本体的塑封末端容易出现气孔或者冲丝等缺陷的问题，提供一种SOD523芯片框架，能够在塑封时减少在框架本体的塑封末端出现气孔或者冲丝等缺陷。
为了实现上述目的，本实用新型采用的技术方案为：
SOD523芯片框架，包括框架本体，框架本体上设置有若干芯片安装单元，所有芯片安装单元在框架本体上呈矩形阵列排列，每两列芯片安装单元列之间设有注塑流道，在框架本体塑封末端的边缘上开设有泄压孔，且泄压孔位于注塑流道的端部。
本实用新型在框架本体塑封末端的边缘上开设有泄压孔，且泄压孔位于注塑流道的端部，从而在本实用新型的塑封过程中，塑封料在注塑流道上流动，当塑封料流至框架本体的塑封末端时，塑封料先流进泄压孔内，在泄压孔填充后再从泄压孔中溢出，从而在塑封料流至框架本体的塑封末端时，可以避免塑封料直接对框架本体塑封末端的边缘产生冲击，进而可以减少在框架本体的塑封末端出现气孔或者冲丝等缺陷。所以，通过本实用新型能够在塑封时减少在框架本体的塑封末端出现气孔或者冲丝等缺陷。
作为本实用新型的优选方案，每个芯片安装单元上设置有至少两个功能单元，每个功能单元包括第一引脚和第二引脚，第一引脚上设置有用于安装芯片的芯片安装部，在第二引脚上设置有芯片安装部或者连接部，连接部用于通过焊线与芯片相连。
本实用新型的框架本体上设置有芯片安装单元，每个芯片安装单元上设置有至少两个功能单元，每个功能单元包括第一引脚和第二引脚，并且在第一引脚上设置有芯片安装部，在第二引脚上设置有芯片安装部或者连接部，从而在通过焊线将第一引脚上的芯片安装部与第二引脚上的芯片安装部相连后，或者在通过焊线将第一引脚上的芯片安装部与第二引脚上的连接部相连后，能够使本实用新型作为集成电路的芯片载体，并形成电气回路，起到和外部导线连接的桥梁作用。
作为本实用新型的优选方案，在每个芯片安装单元中，至少有一个功能单元中的芯片安装部数量为两个。
在本实用新型中，每个功能单元中均可以设置一个芯片安装部或者两个芯片安装部，并且在每个芯片安装单元中，至少有一个功能单元中的芯片安装部数量为两个，从而使得本实用新型在塑封后，其封装产品的种类较多，进而使本实用新型在塑封后能够适应多种产品的需求。所以，通过本实用新型可以在塑封后满足多种产品的需求。
作为本实用新型的优选方案，在第二引脚上设置有连接部，所述连接部是由精压加工而成的结构件。通过上述结构，可以使连接部的面积更大，表面更平整，从而可以提高焊线在连接部上的安装效率和安装质量，进而可以提高产品的合格率和产品的可靠性。
为本实用新型的优选方案，每个芯片安装单元包括四个功能单元，四个功能单元在框架本体的横向间隔设置。通过上述结构，可以进一步提高本实用新型的封装效率，降低生产成本。
为本实用新型的优选方案，框架本体的宽度为73±0.04mm，长度为252±0.1mm。通过上述结构，可以进一步提高对框架本体的利用率，降低框架本体的成本，以及可以提高产品的生产效率。
为本实用新型的优选方案，在第一引脚上设置有第一隔离带，和/或在第二引脚上设置有第二隔离带，第一隔离带和第二隔离带均用于与塑封体配合后隔离外部水气进入塑封体内部；且第一隔离带与芯片安装部位于第一引脚的同侧，第二隔离带与芯片安装部或者与连接部位于第二引脚的同侧。
从而在本实用新型塑封后，通过第一隔离带，可以减少外部环境中的水气从第一引脚与塑封体的缝隙中进入塑封体内，进而可以减少因外部环境中的水气进入芯片内，而影响产品质量的问题；通过第二隔离带，可以减少外部环境中的水气从第二引脚与塑封体的缝隙中进入塑封体内，进而可以减少因外部环境中的水气进入焊线与连接部的连接处，或者可以减少因外部环境中的水气进入芯片内，而影响产品质量的问题。
为本实用新型的优选方案，第一隔离带和/或第二隔离带为沟槽，从而可以使得本实用新型的结构相对简单。
作为本实用新型的优选方案，沟槽的纵截面呈“V”形，从而便于加工制造，可以降低加工成本。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、本实用新型能够在塑封时减少在框架本体的塑封末端出现气孔或者冲丝等缺陷，以及可以在塑封后满足多种产品的需求。
2、在本实用新型塑封后，能够有效地减少外部环境中的水气进入塑封体内，进而可以减少因外部水气进入塑封体而影响产品质量的问题。
3、通过本实用新型能够提高对框架本体的利用率，降低框架本体的成本，以及可以提高产品的生产效率。
4、通过本实用新型可以提高焊线的安装效率和安装质量，进而可以提高产品的合格率和产品的可靠性。
5、本实用新型结构简单，便于加工，并且制造成本较低。
附图说明
图1为本实用新型的结构示意图。
图2为图1中A处的局部放大示意图。
图3为芯片安装单元的结构示意图。
图4为在实施例1中，为第一引脚和第二引脚的相对位置示意图。
图5为在实施例1中，第一引脚、第二引脚、芯片和焊线连接的相对位置示意图。
图6为在实施例2中，为第一引脚和第二引脚的相对位置示意图。
图7为在实施例2中，第一引脚、第二引脚、芯片和焊线连接的相对位置示意图。
图中标记：1-框架本体，2-芯片安装单元，20-功能单元，21-第一引脚，211-芯片安装部，212-第一隔离带，22-第二引脚，221-连接部，222-第二隔离带，3-注塑流道，4-泄压孔，5-芯片，6-焊线。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例1
如图1至图5所示，本实施例包括框架本体1，框架本体1上设置有若干芯片安装单元2，所有芯片安装单元2在框架本体1上呈矩形阵列排列，每个芯片安装单元2上设置有至少两个功能单元20；
在图1中，X方向为框架本体1的横向，Y方向为框架本体1的纵向。为了可以提高本实用新型的封装效率，降低生产成本，如图3所示，每个芯片安装单元2包括四个功能单元20，并且四个功能单元20在框架本体1的横向间隔设置。具体地，为了提高对框架本体1的利用率，在本实施中，框架本体1的宽度可以设计为73±0.04mm，长度为252±0.1mm。
在目前市场已有的SOD523芯片框架产品中，SOD523芯片框架的设计宽度大多为30mm～50mm，设计长度大多为180mm～220mm，并且每个芯片安装单元2一般只包括三个功能单元20。而在本实施例1中，框架本体1的宽度设计为73±0.04mm，长度设计为252±0.1mm，并且每个芯片安装单元2包括四个功能单元20。相对于现有的SOD523芯片框架，本实施例1所采用的方式，每个框架本体1上芯片5的数量提高了3倍以上，在每个框架本体1上达到了3744颗芯片5，从而提高了对框架本体1的利用率，相应地可以降低框架本体1的成本，以及可以提高产品的生产效率。
如图1和图2所示，在本实施例1中，每两列芯片安装单元2列之间设有注塑流道3，在框架本体1塑封末端的边缘上开设有泄压孔4，且泄压孔4位于注塑流道3的端部；
从而在本实施例1的塑封过程中，塑封料在注塑流道3上流动，当塑封料流至框架本体1的塑封末端时，塑封料先流进泄压孔4内，在泄压孔4填充后再从泄压孔4中溢出，从而在塑封料流至框架本体1的塑封末端时，可以避免塑封料直接对框架本体1塑封末端的边缘产生冲击，进而可以减少在框架本体1的塑封末端出现气孔或者冲丝等缺陷。具体地，泄压孔4可以设置为方孔或者圆孔等，在图1或者图2所示的视图中，泄压孔4为方孔。
如图4和图5所示，每个功能单元20包括第一引脚21和第二引脚22，第一引脚21上设置有用于安装芯片5的芯片安装部211，在第二引脚22上设置有连接部221，连接部221用于通过焊线6与芯片5相连；
在第一引脚21上设置有芯片安装部211，在第二引脚22上设置有连接部221，从而，在芯片5安装在第一引脚21上的芯片安装部211后，可以通过焊线6将芯片5与连接部221相连，进而使本实施例能够作为集成电路的芯片5载体，并形成电气回路，起到和外部导线连接的桥梁作用。
进一步的，在本实施例1中，第二引脚22上的连接部221为精压加工而成的结构件，从而可以使的连接部221的面积更大，表面更平整，进而可以提高焊线6在连接部221上的安装效率和安装质量，提高产品的合格率和产品的可靠性。连接部221的具体形状不限，一般根据实际情况进行选择。
在本实施例1塑封后，为了能够有效地减少外部环境中的水气进入塑封体内，可以减少因外部水气进入塑封体而影响产品质量的问题，如图4和图5所示，本实施例1在第一引脚21上设置有第一隔离带212,和/或在第二引脚22上设置有第二隔离带222，第一隔离带212和第二隔离带222均用于与塑封体配合后隔离外部水气进入塑封体内部，且第一隔离带212与芯片安装部211位于第一引脚21的同侧，第二隔离带222与芯片安装部211或者与连接部221位于第二引脚22的同侧。
在本实施例1中，第一隔离带212和第二隔离带222可以采用相同的结构，也可以采用不同的结构，为了可以使得本实施例1的结构相对简单，第一隔离带212和/或第二隔离带222可以选择为沟槽。优选地，第一隔离带212和第二隔离带222均选择为沟槽。并且，在纵截面上，可以将沟槽的形状设置“V”形，也即在竖直方向的截面上，沟槽的形状为“V”形，从而便于加工制造，可以降低加工成本。
在本实施例1塑封时，第一隔离带212和第二隔离带222应当位于塑封体的内部，从而在本实施例1塑封后，通过第一隔离带212，可以减少外部环境中的水气从第一引脚21与塑封体的缝隙中进入塑封体内，进而可以减少因外部环境中的水气进入芯片5内，而影响产品质量的问题；通过第二隔离带222，可以减少外部环境中的水气从第二引脚22与塑封体的缝隙中进入塑封体内，进而可以减少因外部环境中的水气进入焊线6与连接部221的连接处，或者可以减少因外部环境中的水气进入芯片5内，而影响产品质量的问题。在本实施例中，可以仅在第一引脚21上，或者仅在第二引脚22的上设置相应的隔离带；当然，也可以在第一引脚21和第二引脚22上均设置相应的隔离带。
实施例2
本实施例2与实施例1的区别仅在与功能单元20的结构有所不同。具体地，如图6和图7所示，在本实施例2中，每个功能单元20包括第一引脚21和第二引脚22，并且第一引脚21上设置有用于安装芯片5的芯片安装部211，在第二引脚22上也设置有芯片安装部211。从而在通过焊线6将第一引脚21上的芯片安装部211与第二引脚22上的芯片安装部211相连后，能够使本实施例2作为集成电路的芯片5载体，并形成电气回路，起到和外部导线连接的桥梁作用。
另外，本实用新型的每个芯片安装单元2上设置有至少两个功能单元20，并且在本实用新型的每个芯片安装单元2中，至少有一个功能单元20中的芯片安装部211数量为两个。具体地，当每个芯片安装单元2上设置有四个功能单元20时，可以在其中部分功能单元20的第一引脚21和第二引脚22上均设置芯片安装部211；并在其余功能单元20中，第一引脚21上设置有芯片安装部211，第二引脚22上设置连接部221；或者在这四个功能单元20的第一引脚21和第二引脚22上均设置芯片安装部211，进而在本实用新型塑封后，其封装产品的种类更多，从而可以进一步使本实用新型在塑封后能够适应多种产品的需求。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.SOD523芯片框架，包括框架本体（1），框架本体（1）上设置有若干芯片安装单元（2），所有芯片安装单元（2）在框架本体（1）上呈矩形阵列排列，每两列芯片安装单元（2）列之间设有注塑流道（3），
其特征在于：在框架本体（1）塑封末端的边缘上开设有泄压孔（4），且泄压孔（4）位于注塑流道（3）的端部。
2.根据权利要求1所述的SOD523芯片框架，其特征在于：每个芯片安装单元（2）上设置有至少两个功能单元（20），每个功能单元（20）包括第一引脚（21）和第二引脚（22），
第一引脚（21）上设置有用于安装芯片（5）的芯片安装部（211），在第二引脚（22）上设置有芯片安装部（211）或者连接部（221），连接部（221）用于通过焊线（6）与芯片（5）相连。
3.根据权利要求2所述的SOD523芯片框架，其特征在于：在每个芯片安装单元（2）中，至少有一个功能单元（20）中的芯片安装部（211）数量为两个。
4.根据权利要求2所述的SOD523芯片框架，其特征在于：在第二引脚（22）上设置有连接部（221），所述连接部（221）是由精压加工而成的结构件。
5.根据权利要求2所述的SOD523芯片框架，其特征在于：每个芯片安装单元（2）包括四个功能单元（20），四个功能单元（20）在框架本体（1）的横向间隔设置。
6.根据权利要求1至5中任意一项所述的SOD523芯片框架，其特征在于：框架本体（1）的宽度为73±0.04mm，长度为252±0.1mm。
7.根据权利要求2至5中任意一项所述的SOD523芯片框架，其特征在于：在第一引脚（21）上设置有第一隔离带（212）,和/或在第二引脚（22）上设置有第二隔离带（222），第一隔离带（212）和第二隔离带（222）均用于与塑封体配合后隔离外部水气进入塑封体内部；
且第一隔离带（212）与芯片安装部（211）位于第一引脚（21）的同侧，第二隔离带（222）与芯片安装部（211）或者与连接部（221）位于第二引脚（22）的同侧。
8.根据权利要求7所述的SOD523芯片框架，其特征在于：第一隔离带（212）和/或第二隔离带（222）为沟槽。
9.根据权利要求8所述的SOD523芯片框架，其特征在于：沟槽的纵截面呈“V”形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022481664.8U CN212113713U (zh) | 2020-11-02 | 2020-11-02 | Sod523芯片框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022481664.8U CN212113713U (zh) | 2020-11-02 | 2020-11-02 | Sod523芯片框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212113713U true CN212113713U (zh) | 2020-12-08 |
Family
ID=73628866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022481664.8U Active CN212113713U (zh) | 2020-11-02 | 2020-11-02 | Sod523芯片框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212113713U (zh) |
-
2020
- 2020-11-02 CN CN202022481664.8U patent/CN212113713U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
| KR100390094B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR950005269B1 (ko) | 반도체 패키지 구조 및 제조방법 | |
| US7173321B2 (en) | Semiconductor package having multiple row of leads | |
| US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
| US5089879A (en) | Resin seal type semiconductor device | |
| US20200343166A1 (en) | Lead frames for semiconductor packages | |
| CN212113713U (zh) | Sod523芯片框架 | |
| CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
| CN210040170U (zh) | 一种高密度无基岛芯片封装结构 | |
| CN217822788U (zh) | 一种基于QFN外形的GaN半导体封装框架 | |
| CN212907726U (zh) | Sc89芯片框架 | |
| CN205303458U (zh) | 一种对插型to220f封装引线框架 | |
| CN219303658U (zh) | 一种toll引线框架结构、封装元件 | |
| KR100571355B1 (ko) | 발광다이오드용 리드프레임 | |
| CN220155537U (zh) | 一种sot89引线框架 | |
| CN219534523U (zh) | 一种引线框架 | |
| CN212907725U (zh) | Dfn1610-6芯片框架 | |
| CN210668357U (zh) | 一种pdfn5x6 12行矩阵式引线框架结构 | |
| CN216054692U (zh) | 一种新型高密度半导体引线框架结构 | |
| CN210325782U (zh) | Tssop半导体器件用引线框 | |
| CN217588921U (zh) | 栅极驱动器封装用引线框架 | |
| CN221041121U (zh) | 引线框架 | |
| CN218827099U (zh) | 一种引线框架结构及封装结构 | |
| CN212907724U (zh) | 一种dfn2030-6高密度框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |