CN212010325U - 像素单元、阵列基板与显示终端 - Google Patents
像素单元、阵列基板与显示终端 Download PDFInfo
- Publication number
- CN212010325U CN212010325U CN202020470747.4U CN202020470747U CN212010325U CN 212010325 U CN212010325 U CN 212010325U CN 202020470747 U CN202020470747 U CN 202020470747U CN 212010325 U CN212010325 U CN 212010325U
- Authority
- CN
- China
- Prior art keywords
- unit
- voltage
- driving
- display
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开一种像素单元,包括驱动单元、数据单元、显示单元及稳压单元,像素单元在一帧图像显示时间内的一个扫描显示周期内包括在时间上依次且连续的数据写入时间段以及显示时间段,数据单元用于在数据写入时间段内写入图像数据至驱动节点;驱动单元在显示时间段依据驱动电压与图像数据提供驱动电流至显示单元,并驱动显示单元依据图像数据出射光线;稳压单元用于在辅助电压的驱动作用下维持所述显示单元在所述显示时间段内出射光线的稳定性,所述辅助电压不同于所述驱动电压。本申请还公开一种阵列基板,包括显示区,显示区包括前述像素单元。本申请还进一步公开一种显示终端,包括前述阵列基板。
Description
技术领域
本申请涉及显示驱动领域,尤其涉及一种像素单元、阵列基板与显示终端。
背景技术
随着显示终端设计的多样化,显示终端中阵列基板上的像素单元设计的多样化也越来越得到重视。
目前主流的4T2C像素单元在设计过程中都采用驱动电压驱动稳压电容以用于降低发光过程中的不稳定性。但是,这种经通过驱动电压来驱动稳压电容对的方式很难适应满足显示终端设计上的多样化,从而造成显示终端中阵列基板的像素单元设在设计上灵活性较低的问题。
实用新型内容
为解决前述问题,本申请一实施例提供一种像素单元、阵列基板与显示终端,以解决现有显示终端中阵列基板的像素单元设在设计上灵活性较低的问题。
第一方面,本申请实施例提供一种像素单元,包括驱动单元、数据单元、显示单元及稳压单元,其中,所述像素单元在一帧图像显示时间内的一个扫描显示周期内包括在时间上依次且连续的数据写入时间段以及显示时间段,所述驱动单元与所述数据单元分别通过驱动节点电性连接所述显示单元;所述数据单元用于在数据写入时间段内写入图像数据至所述驱动节点;所述驱动单元在显示时间段依据驱动电压与所述图像数据提供驱动电流至所述显示单元,并驱动所述显示单元依据所述图像数据出射光线;所述稳压单元的第一导电端经所述驱动节点与所述显示单元电性连接,所述稳压单元的第二导电端电性连接于辅助电压端以接收辅助电压,用于在辅助电压的驱动作用下维持所述显示单元在所述显示时间段内出射光线的稳定性,所述辅助电压不同于所述驱动电压。
第二方面,本申请实施例提供一种阵列基板,包括显示区,所述显示区包括前述像素单元。
第三方面,本申请实施例提供一种显示终端包括前述阵列基板。
相较于现有技术,本申请实施例公开的像素单元通过将稳压单元第一导电端经驱动节点与显示单元电性连接,并使稳压单元的第二导电端电性连接于辅助电压端以接收辅助电压,所述辅助电压为不同于驱动电压的显示终端中的任意一种直流电源,从而使显示单元中的有机发光二极管在一个扫描显示周期内有着与现有技术相近的显示效果,可见,本申请中的像素单元能够接收多种不同的直流电源的作用而不影响显示效果,能够提升像素单元电路的设计灵活性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种显示终端的侧面结构示意图;
图2为图1所示的显示面板中阵列基板的平面结构示意图;
图3为一种现有像素单元的电路框图;
图4为图3所示像素单元的具体的电路结构示意图;
图5为像素单元在一帧图像显示过程中的时序图;
图6为一种如图2所示多个像素单元中任意一个像素单元的电路框图;
图7为图6所示像素单元的具体的电路结构示意图;
图8为图7所示像素单元中辅助电压为复位电压时的电路结构示意图;
图9为图7所示像素单元中辅助电压为接地电压时的电路结构示意图;
图10为图7所示像素单元中辅助电压为参考电压时的电路结构示意图;
图11为图4所示像素单元与图8-图10所示像素单元中流经有机发光二极管电流的对比图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
下面结合附图,具体说明显示终端中像素单元的电路结构及其工作过程。
请参阅图1,其为本申请实施例公开的一种显示终端的侧面结构示意图。如图1所示,显示终端10包括显示面板11与其他元部件(未标示),所述其他元部件包括电源模组、信号处理器模组、信号感测模组等。
其中,显示面板11包括图像的显示区11a与非显示区11b。显示区11a用于执行图像显示,非显示区11b环绕设置于显示区11a周围以设置其他辅助部件或者模组,具体地,显示面板11包括有阵列基板11c与对向基板11d,以及夹设于阵列基板11c与对向基板11d的显示介质层11e。本实施例中,显示介质层11e中的显示介质为有机发光半导体材料(OrganicElectroluminescence Diode,OLED)。
请参阅图2,其为图1所示的显示面板中阵列基板的平面结构示意图。如图2所示,阵列基板11c中对应图像显示区11a包括多个呈矩阵排列的m*z像素单元(Pixel)P、m条数据线(Data Line)120、z条扫描驱动线(Scan Line)130以及z条发光驱动线(Emission Line)140,其中,m和z均为大于1的自然数。
其中,该多条数据线120沿第二方向Y间隔第一预定距离,并沿第二方向Y相互绝缘且平行排列,该多条扫描驱动线130沿第一方向X亦间隔第二预定距离,并沿第一方向X相互绝缘且平行排列,多条发光驱动线140沿第一方向X亦间隔第二预定距离,并沿第一方向X相互绝缘且平行排列,并且多条扫描驱动线130、多条发光驱动线140与多条数据线120相互绝缘,所述第一方向X与第二方向Y相互垂直。
为便于说明,所述m条数据线120按照位置顺序分别定义为D1、D2、……,Dm-1、Dm;所述z条扫描驱动线130按照位置顺序分别定义为Scan(1)、Scan(2)、……,Scan(n),……,Scan(z);所述z条发光驱动线140按照位置顺序分别定义为E1、E2、……,En,……,Ez。每一个像素单元P对应电性连接一条沿着第一方向X延伸设置的扫描驱动线130、一条发光驱动线140以及沿着第二方向Y延伸设置的数据线120。
对应显示面板11的非显示区11b,显示终端10进一步包括的用于驱动像素单元进行图像显示的时序控制电路10a、数据驱动电路(Data Driver)10b、扫描驱动电路(ScanDriver)10c以及发光驱动电路(Emission Driver)10d设置于阵列基板11c。
其中,数据驱动电路10b与该多条数据线120电性连接,用于将待显示用的图像数据(Data)通过该多条数据线120以数据电压的形式传输至该多个像素单元P。
扫描驱动电路10c用于与该多条扫描驱动线130电性连接,用于通过该多条扫描驱动线130输出扫描驱动信号Scan(n)用于控制像素单元P何时接收图像数据。其中,扫描驱动电路10c按照位置排列顺序自多条扫描驱动线130按照扫描周期依次自扫描驱动线Scan(1)、Scan(2)、……,Scan(n),……,Scan(z)输出扫描驱动信号Scan(1)、Scan(2)、……,Scan(n),……,Scan(z)。
发光驱动电路10d用于与该多条发光驱动线140电性连接,用于通过该多条发光驱动线140输出发光信号En用于控制像素单元P何时依据接收图像数据进行发光。其中,发光驱动电路10d按照位置排列顺序自多条发光驱动线140按照扫描周期依次自发光驱动线E1、E2、……,En,……,Ez输出扫描驱动信号E1、E2、……,En,……,Ez。
时序控制电路10a分别与数据驱动电路10b、扫描驱动电路10c与发光驱动电路10d电性连接,用于控制数据驱动电路10b、扫描驱动电路10c以及发光驱动电路10d的工作时序,也即是输出对应的时序控制信号至数据驱动电路10b、扫描驱动电路10c以及发光驱动电路10d,以控制何时输出对应的扫描驱动信号Gn、发光信号En以及图像数据Data。
本实施例中,扫描驱动电路10c中的电路元件与显示面板11中的像素单元P同一制程制作于显示面板11中,也即是GOA(Gate Driver on Array)技术,发光驱动电路10d中的电路元件与显示面板11中的像素单元P同一制程制作于显示面板11中,也即是EOA(Emitteron Array)技术。
可以理解,显示终端10还包括有其他辅助电路用于共同完成图像的显示,例如图像接收处理电路(Graphics Processing Unit,GPU)、电源电路等,本实施例中不再对其进行赘述。
请参阅图3,其为一种现有像素单元的电路框图。如图3所示,像素单元100包括:数据单元101、存储单元102、辅助单元103、驱动单元104、复位单元105、稳压单元106以及显示单元107。其中,像素单元100执行一帧图像的显示过程中一个扫描显示周期包括H1~H3三个依序排列且连续无间隔的时间段,其中,H1为复位时间段,H2为数据写入时间段,H3为显示时间段。
数据单元101经数据节点B与存储单元102和驱动单元104电性连接,用于在数据写入时间段H2内依据第一扫描驱动信号Scan(n)将图像数据Data写入驱动单元104和存储单元102,其中,所述图像数据Data包括参考电压Vref和数据电压Vdata,其中,根据第一扫描驱动信号Scan(n)对数据单元101的控制作用,所述第一扫描驱动信号Scan(n)也被称为数据扫描驱动信号Scan(n)。
存储单元102经驱动节点A与驱动单元104电性连接,用于在数据写入时间段H2内依次接收自数据单元101输出的参考电压Vref和数据电压Vdata,使驱动节点A与数据节点B之间产生电压差Vgs,并在显示时间段H3维持驱动节点A与数据节点B之间的电压差Vgs,以将所述驱动单元104的阈值电压提前写入所述驱动节点A以补偿在所述驱动单元104在显示时间段内提供驱动电流至所述显示单元时所述驱动单元产生的电压漂移。
辅助单元103电性连接于驱动单元104,用于在显示时间段H3内依据发光信号En处于导通状态,使辅助单元103、驱动单元104以及显示单元107构成导电回路,以将驱动电压Vdd经驱动单元104传输至显示单元107,使显示单元107依据所述图像数据出射光线,还用于在复位时间段H1和数据写入时间段H2内处于截止状态,防止驱动电压Vdd在非显示阶段传输至显示单元107而影响正常的图像显示。
驱动单元104经驱动节点A与显示单元107电性连接,用于在数据写入时间段H2内接收自数据单元101传输的图像数据Data,还用于在显示时间段H3将自辅助单元103输出的驱动电压Vdd经驱动节点A传输至显示单元107,驱动单元104在显示时间段依据驱动电压Vdd与图像数据Data提供驱动电流至显示单元107,驱动显示单元107依据图像数据Data出射光线。
稳压单元106经驱动节点A与显示单元107电性连接,用于接收驱动电压Vdd,并在驱动电压Vdd的作用下调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度,以维持显示单元107在显示时间段内出射光线的稳定性。
复位单元105经驱动节点A与显示单元107电性连接,用于在复位时间段内依据第二扫描驱动信号Scan(n-1)将将复位电压Vint写入驱动节点A,以消除上一个显示阶段残留于驱动节点A处的电荷,也即是,消除经驱动节点A处与显示单元107连接的存储单元102、驱动单元104、稳压单元106和显示单元107中残留的电荷,保证每一个像素单元100能够在每一帧图像显示阶段准确执行图像数据的显示。其中,根据第二扫描驱动信号Scan(n-1)对复位单元105的复位控制作用,也可以被称为复位扫描驱动信号Scan(n-1)。
其中,第二扫描驱动线Gn-1与第一扫描驱动线Gn为相邻的两条扫描线,且二者在相邻的两个扫描周期输出第二扫描驱动信号Scan(n-1)和第一扫描驱动信号Scan(n)。
具体地,请参阅图4,其为图3所示像素单元的具体的电路结构示意图。需要说明的是,本申请实施例中,像素单元100为第n行中多个像素单元P由扫描线Gn输出的扫描驱动信号进行扫描开启的其中任意一个像素单元,且其中晶体管类型均为N型薄膜晶体管。本申请另一实施例中,像素单元中晶体管的类型均为P型薄膜晶体管或N型与P型均包含。
数据单元101包括第一晶体管T1,第一晶体管T1的栅极电性连接于第一扫描驱动线以接收第一扫描驱动信号Scan(n),第一晶体管T1的第一极电性连接于其中一条数据线Dm以接收图像数据Data,第一晶体管T1的第二极电性连接于数据节点B。其中,第一晶体管T1的第一极为漏极,第一晶体管T1的第二极为源极。
存储单元102包括存储电容C1,存储电容C1电性连接于数据节点B和驱动节点A之间,用于在数据写入时间段H2内接收自处于导通状态的第一晶体管T1传输的图像数据Data,并在显示时间段H3内维持数据节点B和驱动节点A之间的电压差,也即是维持驱动单元104中的第二晶体管T2的栅极和源极之间的电压差,以将第二晶体管T2的阈值电压提前写入驱动节点A以补偿在第二晶体管T2在显示时间段内提供驱动电流至显示单元107中的有机发光二极管OLED时所述驱动单元产生的电压漂移。
驱动单元104包括第二晶体管T2,第二晶体管T2的栅极电性连接于数据节点B,第二晶体管T2的第一极电性连接于辅助单元103中第三晶体管T3的第二极,第二晶体管T2的第二极电性连接于驱动节点A。其中,第二晶体管T2的第一极为漏极,第二晶体管T2的第二极为源极。
辅助单元103包括第三晶体管T3,第三晶体管T3的栅极电性连接于发光驱动线En以接收发光信号En,第三晶体管T3的第一极电性连接于驱动电压输入端以接收驱动电压Vdd,第三晶体管T3的第二极电性连接于第二晶体管T2的第一极。其中,第三晶体管T3的第一极为漏极,第三晶体管T3的第二极为源极。
复位单元105包包括第四晶体管T4,第四晶体管T4的栅极电性连接于第二扫描驱动线以接收第二扫描驱动信号Scan(n-1),第四晶体管T4的第一极电性连接于复位电压端以接收复位电压Vint,第四晶体管T4的第二极电性连接于驱动节点A。其中,第四晶体管T4的第一极为漏极,第四晶体管T4的第二极为源极。
稳压单元106包括稳压电容C2,稳压电容C2电性连接于驱动电压输入端和驱动节点A之间,也即是,稳压电容C2的第一导电端C电性连接于驱动节点A,稳压电容C2的第二导电端D电性连接于驱动电压输入端,用于调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度。
显示单元107包括有机发光二极管OLED,有机发光二极管OLED电性连接于驱动节点A与接地端Vss之间,用于在显示时间段H3内依据图像数据Data出射光线。
进一步地,请参阅图5,其为像素单元在一帧图像显示过程中的时序图。如图5所示,Scan(n-1)为第二扫描驱动线Scan(n-1)上输出的第二扫描驱动信号Scan(n-1)的电压波形图,其中,Scan(n)为第一扫描驱动线Scan(n)上输出的第一扫描驱动信号Scan(n)的电压波形图,En对应的曲线图为发光驱动线En上输出的发光信号En的电压波形图,Data对应的曲线图为数据线Dm上输出的图形数据Data,其中,图形数据Data包括参考电压Vref和数据电压Vdata。
具体地,在复位时间段H1,发光信号En为低电平,第二扫描驱动信号Scan(n-1)为高电平,第一扫描驱动信号Scan(n)为低电平,图像数据Data为低电平。由此,第一晶体管T1在低电平的第一扫描驱动信号Scan(n)的作用下处于截止状态,第三晶体管T3在低电平的发光信号En的作用下处于截止状态,第四晶体管T4在高电平的第二扫描驱动信号Scan(n-1)的作用下处于导通状态。
进一步地,由于第四晶体管T4在高电平的第二扫描驱动信号Scan(n-1)控制下处于导通状态,复位电压端上输出的复位电压Vint输出至驱动节点A,从而有效消除了前一帧图像显示过程中残留在驱动节点A处的电荷,也即是,有效消除了与驱动节点A连接的存储电容C1、稳压电容C2、第二晶体管T2以及有机发光二极管OLED中残留的电荷,保证这个节点的电荷不会对下一阶段的操作产生影响。
具体地,在数据写入时间段H2,包括参考电压Vref写入时间段H21和数据电压Vdata写入时间段H22。
进一步地,在参考电压Vref写入时间段H21,发光信号En为低电平,第二扫描驱动信号Scan(n-1)为低电平,第一扫描驱动信号Scan(n)为高电平。由此,第一晶体管T1在高电平的第一扫描驱动信号Scan(n)的作用下处于截止状态,第三晶体管T3在低电平的发光信号En的作用下处于截止状态,第四晶体管T4在低电平的第二扫描驱动信号Scan(n-1)的作用下处于截止状态。
进一步地,由于第一晶体管T1在高电平的第一扫描驱动信号Scan(n)的作用下处于导通状态,第一晶体管T1接收数据线Dm传输的图像数据Data中的参考电压Vref,并将参考电压Vref传输至数据节点B和驱动节点A处。此时,数据节点B处的电压Vb即为第二晶体管T2栅极处的电压,为Vref;驱动节点A处的电压Va即为第二晶体管T2源极处的电压,为Vref-Vth,其中,Vth为第二晶体管T2的阈值电压。
进一步地,在数据电压Vdata写入时间段H22,发光信号En为低电平,第二扫描驱动信号Scan(n-1)为低电平,第一扫描驱动信号Scan(n)为高电平。由此,第一晶体管T1在高电平的第一扫描驱动信号Scan(n)的作用下处于截止状态,第三晶体管T3在低电平的发光信号En的作用下处于截止状态,第四晶体管T4在低电平的第二扫描驱动信号Scan(n-1)的作用下处于截止状态。
进一步地,由于第一晶体管T1在高电平的第一扫描驱动信号Scan(n)的作用下处于导通状态,第一晶体管T1接收数据线Dm传输的图像数据Data中的数据电压Vdata,并将数据电压Vdata传输至数据节点B和驱动节点A处。此时,数据节点B处的电压Vb即为第二晶体管T2栅极处的电压,为Vdata;驱动节点A处的电压Va即为第二晶体管T2源极处的电压,为Vref-Vth+△V。第二晶体管T2的栅极与源极之间的电压差Vgs为Vdata-Vref+Vth-△V。
其中,△V为参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,△V=(Vdata-Vref)×(1-C1/(C1+C2+Coled)),其中,Coled为有机发光二极管OLED的固有电容,因此,稳压电容C2用于调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度。
具体地,在显示时间段H3,发光信号En为高电平,第二扫描驱动信号Scan(n-1)为低电平,第一扫描驱动信号Scan(n)为低电平。由此,第一晶体管T1在低电平的第一扫描驱动信号Scan(n)的作用下处于截止状态,第三晶体管T3在高电平的发光信号En的作用下处于导通状态,第四晶体管T4在低电平的第二扫描驱动信号Scan(n-1)的作用下截止处于状态。
进一步地,由于第三晶体管T3在高电平的发光信号En的作用下处于导通状态,使得驱动电压端能够经第三晶体管T3、第二晶体管T2与有机发光二极管OLED形成导电回路,使有机发光二极管OLED能够在驱动电压端输出的驱动电压Vdd的驱动作用下依据图像数据Data出射光线。
进一步地,流经有机发光二极管OLED的电流的公式为Ioled=k(Vgs-Vth)2,其中,k为常数。此外,由于存储电容C1自身能够阻止电压突变的特性,在显示时间段H3内,第二晶体管T2栅极和源极之间的电压差保持不变,仍为,因此,流经有机发光二极管OLED的电流即为k(Vdata-Vref-△V)2。从而消除电压值不稳定的阈值电压Vth对有机发光二极管OLED发光的影响。
经研究,在图3和图4所示的像素单元100中,通过使稳压单元106接收驱动电压Vdd作为稳压电容C2发挥作用的电压源,以使稳压电容C2能够调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度。但是,这种单一的连接方式使得像素单元的电路在被设计的过程中缺乏灵活性,同时,在显示终端中的像素单元极多,若每个像素单元中的稳压单元都由驱动电压Vdd来驱动,也会对驱动电压Vdd造成损耗,从而对显示终端的显示效果造成影响。
请参阅图6,其为一种如图2所示多个像素单元中任意一个像素单元的电路框图。如图6所示,像素单元200包括:数据单元201、存储单元202、辅助单元203、驱动单元204、复位单元205、稳压单元206以及显示单元207。
其中,数据单元201、存储单元202、辅助单元203、驱动单元204、复位单元205以及显示单元207的连接方式与作用与图3所示的像素单元100中对应的功能单元的连接方式与作用基本相同,故在此不再赘述。
稳压单元206的第一导电端C经驱动节点A与显示单元207电性连接,稳压单元206的第二导电端D电性连接于辅助电压端以接收辅助电压V,用于在辅助电压V的驱动作用下调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度,以维持显示单元207在显示时间段H3内出射光线的稳定性,其中,辅助电压V不同于驱动电压Vdd。
其中,所述辅助电压V包括复位电压端中的复位电压Vint、低参考电压端中的低参考电压Vss或显示终端中其他直流参考电压端中的直流参考电压,也即是,所述辅助电压V为驱动电压Vdd之外的包含于显示终端中的任意一种直流电压。
进一步地,本申请实施例中,多个像素单元200用于构成显示终端中的阵列基板,所述阵列基板中的每个像素单元200的稳压单元206中连接的辅助电压V均为包括复位电压Vint、低参考电压Vss或是显示终端中除驱动电压Vdd之外其他的直流参考电压中的任意一种,或者所述阵列基板中的每个像素单元200的稳压单元206中连接的辅助电压V包括包括复位电压Vint、低参考电压Vss或是显示终端中除驱动电压Vdd之外其他的直流参考电压中的任意一种而不局限于一种直流电源,本申请实施例对此不做具体限定。
具体地,请参阅图7,其为图6所示像素单元的具体的电路结构示意图。
其中,数据单元201、存储单元202、辅助单元203、驱动单元204、复位单元205以及显示单元207的中晶体管或电容的连接方式与作用与图4所示像素单元100中对应的功能单元的连接方式与工作原理基本相同,故在此不再赘述。
稳压单元206包括稳压电容C22,稳压电容C22电性连接于驱动节点A和辅助电压端之间,也即是,稳压电容C22的第一导电端C电性连接于驱动节点A,稳压电容C2的第二导电端D电性连接于辅助电压端以接收辅助电压V,并在辅助电压V的作用下调控图像数据Data中参考电压Vref与数据电压Vdata切换时产生的影响电压差△V,以降低图像数据Data中信号的复杂度,以维持显示单元207中有机发光二极管OLED在显示时间段内出射光线的稳定性。
其中,所述辅助电压V包括复位电压端中的复位电压Vint、低参考电压端中的低参考电压Vss或显示终端中其他直流参考电压端中的直流参考电压,也即是,所述辅助电压V为驱动电压Vdd之外的包含于显示终端中的任意一种直流电压。
进一步地,本申请实施例中,多个像素单元200用于构成显示终端中的阵列基板,所述阵列基板中的每个稳压单元206中的稳压电容C22连接的辅助电压V均为包括复位电压Vint、低参考电压Vss或是显示终端中除驱动电压Vdd之外其他的直流参考电压中的任意一种,或者所述阵列基板中的每个稳压单元206中的稳压电容C22连接的辅助电压V包括包括复位电压Vint、低参考电压Vss或是显示终端中除驱动电压Vdd之外其他的直流参考电压中的任意一种而不局限于一种直流电源,本申请实施例对此不做具体限定。
请参阅图8-图10,其分别对应辅助电压V为复位电压Vint、低参考电压电压Vss以及直流参考电压Reference Voltage时的电路结构图。其中,图8-图10中所示的功能单元和功能与案件的连接方式与作用与图7所示像素单元200中对应的功能单元的连接方式与工作原理基本相同,故在此不再赘述。
请参阅图11,其为图4所示像素单元与图8-图10所示像素单元中流经有机发光二极管电流的对比图。如图8所示,在相同的时序控制下,稳压电容C22连接的辅助电压V为复位电压Vint、低参考电压Vss或直流参考电压Reference Voltage时,流经有机发光二极管OLED的电流大小和变化趋势与稳压电容连接驱动电压Vdd时的电流大小和变化趋势几乎相同。因此,像素单元200中稳压电容C22能够在多种直流电源的驱动作用下起到与像素单元100相同的效果,增加了像素单元设计过程中的灵活性。
相较于现有技术,本申请实施例公开的像素单元200通过将稳压单元206第一导电端C经驱动节点A与显示单元207电性连接,并使稳压单元206的第二导电端D电性连接于辅助电压端以接收辅助电压V,所述辅助电压V为不同于驱动电压Vdd的显示终端中的任意一种直流电源,从而使显示单元207中的有机发光二极管OLED在一个扫描显示周期内有着与现有技术相近的显示效果。可见,本申请中的像素单元能够接收多种不同的直流电源的作用而不影响显示效果,能够提升像素单元电路的设计灵活性。
以上对本申请实施例公开的一种像素单元、阵列基板及显示终端进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种像素单元,其特征在于,包括驱动单元、数据单元、显示单元及稳压单元,其中,所述像素单元在一帧图像显示时间内的一个扫描显示周期内包括在时间上依次且连续的数据写入时间段以及显示时间段,
所述驱动单元与所述数据单元分别通过驱动节点电性连接所述显示单元;
所述数据单元用于在数据写入时间段内写入图像数据至所述驱动节点;
所述驱动单元在显示时间段依据驱动电压与所述图像数据提供驱动电流至所述显示单元,并驱动所述显示单元依据所述图像数据出射光线;
所述稳压单元的第一导电端经所述驱动节点与所述显示单元电性连接,所述稳压单元的第二导电端电性连接于辅助电压端以接收辅助电压,用于在辅助电压的驱动作用下维持所述显示单元在所述显示时间段内出射光线的稳定性,所述辅助电压不同于所述驱动电压。
2.根据权利要求1所述的像素单元,其特征在于,所述稳压单元包括稳压电容,所述稳压电容的第一导电端电性连接所述驱动节点,所述稳压电容的第二导电端电性连接于辅助电压端以接收所述辅助电压。
3.根据权利要求2所述的像素单元,其特征在于,所述扫描显示周期还包括复位时间段,所述复位时间段在所述显示时间段之前,
所述像素单元还包括复位单元,所述复位单元电性连接于所述驱动节点和复位电压端之间,用于在所述复位时间段内在复位扫描驱动信号的控制下将经所述复位电压端接收复位电压加载至所述驱动节点,以在所述复位时间段消除所述驱动节点残留于所述驱动节点处的电荷。
4.根据权利要求3所述的像素单元,其特征在于,所述辅助电压为所述复位电压,所述稳压电容的第二导电端连接的辅助电压端为所述复位电压端以接收所述复位电压作为所述辅助电压。
5.根据权利要求2所述的像素单元,其特征在于,所述显示单元电性连接于所述驱动节点和低参考电压端之间,所述低参考电压端用于提供低参考电压,所述低参考电压与所述驱动电压配合在所述显示时间段内为所述显示单元提供导电通路,使所述显示单元出射光线,其中,所述稳压电容的第二导电端连接的辅助电压端为所述低参考电压端以接收所述低参考电压作为所述辅助电压。
6.根据权利要求2所述的像素单元,其特征在于,所述像素单元还包括复位单元,所述复位单元电性连接于所述驱动节点和复位电压端之间,所述复位电压端用于提供复位电压,
所述显示单元电性连接于所述驱动节点和低参考电压端之间,所述低参考电压端用于提供低参考电压,
其中,所述稳压电容的第二导电端连接的辅助电压端为直流参考电压端,所述直流参考电压端不同于复位电压端、驱动电压端以及低参考电压端,用于提供直流参考电压至所述稳压电容的第二导电端作为所述辅助电压。
7.根据权利要求1-6任意一项所述的像素单元,其特征在于,还包括存储单元,其中,
所述存储单元电性连接于所述数据单元、所述驱动单元和所述驱动节点之间,用于在所述数据写入时间段内接收并存储自所述数据单元输出的所述图像数据,将所述驱动单元的阈值电压提前写入所述驱动节点以补偿在所述驱动单元在显示时间段内提供驱动电流至所述显示单元时所述驱动单元产生的电压漂移。
8.根据权利要求7所述的像素单元,其特征在于,还包括辅助单元,
所述辅助单元电性连接于所述驱动单元,用于在所述显示时间段内在发光信号的控制下进入导通状态,所述辅助单元、所述驱动单元以及所述显示单元构成导电回路,所述驱动电压经所述驱动单元传输至所述显示单元,所述显示单元依据所述图像数据出射光线;
所述辅助单元还用于在复位时间段和数据写入时间段内在所述发光信号控制下处于截止状态,所述辅助单元、所述驱动单元以及所述显示单元不构成导电回路。
9.一种阵列基板,其特征在于,包括显示区,所述显示区包括权利要求1-8中任意一项所述的像素单元。
10.一种显示终端,其特征在于,包括权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020470747.4U CN212010325U (zh) | 2020-04-02 | 2020-04-02 | 像素单元、阵列基板与显示终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020470747.4U CN212010325U (zh) | 2020-04-02 | 2020-04-02 | 像素单元、阵列基板与显示终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212010325U true CN212010325U (zh) | 2020-11-24 |
Family
ID=73404349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020470747.4U Expired - Fee Related CN212010325U (zh) | 2020-04-02 | 2020-04-02 | 像素单元、阵列基板与显示终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212010325U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113380210A (zh) * | 2021-06-22 | 2021-09-10 | 昆山龙腾光电股份有限公司 | 一种快速掉电电路和显示装置 |
WO2023011327A1 (zh) * | 2021-08-05 | 2023-02-09 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示基板和显示装置 |
WO2023221032A1 (zh) * | 2022-05-19 | 2023-11-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板、显示装置 |
-
2020
- 2020-04-02 CN CN202020470747.4U patent/CN212010325U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113380210A (zh) * | 2021-06-22 | 2021-09-10 | 昆山龙腾光电股份有限公司 | 一种快速掉电电路和显示装置 |
WO2023011327A1 (zh) * | 2021-08-05 | 2023-02-09 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示基板和显示装置 |
GB2619479A (en) * | 2021-08-05 | 2023-12-06 | Boe Technology Group Co Ltd | Pixel driving circuit, driving method therefor, display substrate, and display device |
WO2023221032A1 (zh) * | 2022-05-19 | 2023-11-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20200057785A (ko) | 구동 회로 및 그 구동 방법, 및 디스플레이 장치 | |
CN212010325U (zh) | 像素单元、阵列基板与显示终端 | |
CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
CN112820242B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
US20210248961A1 (en) | Display device and method of driving the same | |
CN113571009B (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
CN111223443B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
EP3772055A2 (en) | Display device | |
CN111710297B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
JP5756865B2 (ja) | 表示装置及びその制御方法 | |
KR20200142645A (ko) | 표시 장치 | |
CN111261098B (zh) | 像素驱动电路及驱动方法、显示装置 | |
CN111785210A (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN112102782A (zh) | 像素驱动电路、显示面板和显示装置 | |
US20220101777A1 (en) | Display device with internal compensation | |
CN109389937B (zh) | 一种像素电路、显示装置及像素电路的驱动方法 | |
CN112669775B (zh) | 一种显示面板、驱动方法及显示装置 | |
CN113870780A (zh) | 像素电路及显示面板 | |
CN112885291A (zh) | 像素电路及其驱动方法、显示面板 | |
US11610541B1 (en) | Pixel of display device | |
CN109256088B (zh) | 像素电路、显示面板、显示装置和像素驱动方法 | |
CN115410529A (zh) | 像素补偿电路及显示面板 | |
CN114120907A (zh) | 像素电路、显示装置及其驱动方法 | |
KR102498990B1 (ko) | 표시 장치 | |
CN110728954B (zh) | 一种amoled时序控制电路及时序控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201124 |