CN212009766U - 芯片防拆结构和pos机 - Google Patents

Abstract

本申请公开了一种芯片防拆结构和POS机，该芯片防拆结构把Tamper信号或其它检测信号从一个常规设置的处理器连接到有防拆保护的处理器的管脚上，一旦常规设置的处理器被拆除，有防拆保护的处理器的管脚跟Tamper信号断开或其它检测信号断开，有防拆保护的处理器就能检测到信号变化导致触发安全保护机制，以擦除敏感信息，从而达到保护信息安全的目的，该方案实现简单，成本低廉且可靠性高。

Description

芯片防拆结构和POS机

技术领域

本申请属于电路设计技术领域，尤其涉及一种芯片防拆结构和POS机。

背景技术

Tamper信号线：一种可被处理器检测其电平变化的信号线，当处理器检测到该信号线上的电平与设定电平值不一致时，处理器将触发安全机制，擦除密钥及其他敏感信息。POS(PoinTOf Sale销售终端)机通常会使用2个处理器，一个安全处理器用来处理数据、电路等维护整个产品存储的数据安全；一个应用处理器用来系统运行、软件运行等，不带有安全性，但其运行(使用)中也会存储、产生一些不可被非法窃取的数据，所以一并需要防护。

目前，在POS机中的处理器芯片都是焊接的，断电的情况下，处理器芯片是可以被随意拆除的，但有时候这些芯片中存放了一些敏感信息或敏感程序，通常情况下这些处理器芯片被复杂的机械结构或其它安全机制保护，以防止被拆除，总体的保护机制复杂，成本高。

实用新型内容

本申请的目的在于提供一种芯片防拆结构和POS机，旨在解决传统的用于防止芯片被拆除所涉及到的结构及方案的复杂、高成本的问题。

本申请实施例的第一方面提了一种芯片防拆结构，设于基板上，该基板包括第一导电层、第二导电层，其中所述第一导电层相对所述第二导电层靠近所述基板的表面，所述基板上设有第一处理器和与该第一处理器间隔设置的第二处理器，所述第一处理器的第一检测管脚通过设置在所述第二导电层的第一走线与所述第二处理器的触发管脚连接；所述第一处理器的第二检测管脚与设置在第一导电层的第二走线连接，所述第二走线在垂直于所述基板表面的方向上覆盖所述第一走线，所述第一处理器在其第一检测管脚、第二检测管脚中任一个或多个的电平状态发生改变时将触发安全保护机制。

在其中一个实施例中，所述基板还包括第三导电层，所述第一导电层、所述第二导电层、所述第三导电层依次层叠且相互绝缘，所述第一处理器的第三检测管脚与设置在第三导电层的第三走线连接，所述第三走线在垂直于所述基板表面的方向上覆盖所述第一走线，所述第一处理器在其第二检测管脚的电平状态发生改变时将触发安全保护机制。

在其中一个实施例中，所述第一走线、第二走线、第三走线在所述第一处理器的底部与其第一检测管脚、第二检测管脚、第三检测管脚电连接。

在其中一个实施例中，所述第一走线在所述第二处理器的底部与其触发管脚电连接。

在其中一个实施例中，所述第二处理器为BGA封装、QFN封装或CSP封装。

在其中一个实施例中，所述第一走线为一条，所述触发管脚将所述第一走线接地或接电源。

在其中一个实施例中，所述第一走线为两条，两条所述第一走线的一端分别与两个所述第一检测管脚连接，两条所述第一走线的另一端分别通过两个触发引脚短接。

在其中一个实施例中，所述第二检测管脚为两个，所述第二走线的一端与其中一个所述第二检测管脚连接，所述第二走线的另一端延伸至所述第二处理器靠近所述第一处理器的一侧再折回与另一个第二检测管脚连接。

在其中一个实施例中，所述第三检测管脚为两个，所述第三走线的一端与其中一个所述第三检测管脚连接，所述第三走线的另一端延伸至所述第二处理器远离所述第一处理器的一侧再折回与另一个第三检测管脚连接。

本申请实施例的第二方面提了一种POS机，包括具有防拆机制的第一处理器、第二处理器，以及上述的芯片防拆结构。

上述的芯片防拆结构和POS机把Tamper信号或其它检测信号从一个常规设置的处理器连接到防止被拆除的处理器的管脚上，一旦常规设置的处理器被拆除，防止被拆除的处理器的管脚跟Tamper信号断开或其它检测信号断开，防止被拆除的处理器就能检测到信号变化导致触发安全保护机制，以擦除敏感信息，从而达到保护信息安全的目的，该方案实现简单，成本低廉且可靠性高。

附图说明

图1为本申请第一实施例提供的芯片防拆结构示意图；

图2为本申请第二实施例提供的芯片防拆结构示意图；

图3为本申请第三实施例提供的芯片防拆结构示意图；

图4为本申请第四实施例提供的芯片防拆结构示意图；

图5为本申请第五实施例提供的芯片防拆结构示意图；

图6为本申请第一实施例提供的芯片防拆结构的电路示意图；

图7为本申请第二实施例提供的芯片防拆结构的电路示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

请参阅图1，本申请实施例提供的芯片防拆结构可以用于POS机，该芯片防拆结构设于基板100上，该基板100为至少包括层叠且绝缘隔离设置的第一导电层101、第二导电层102的多层板；其中，第一导电层101靠近基板100 的表面，基板100上设有第一处理器200，以及与该第一处理器200间隔设置的第二处理器300，第一处理器200、第二处理器300可以具有防拆保护，也可以的常规设置而不具有防拆保护。第一处理器200的第一检测管脚通过设置在第二导电层102的第一走线10与第二处理器300的触发管脚连接；第一处理器 200的第二检测管脚设置在第一导电层101的第二走线20连接，第二走线20 在垂直于基板100表面的方向上覆盖第一走线10，第一处理器200在其第一检测管脚、第二检测管脚中任一个或多个的电平状态发生改变时将触发安全保护机制。

该芯片防拆结构中，第一处理器200、第二处理器300可以利用常规的防拆结构、电路对其进行防拆保护，比如在处理器外部加以铆钉或焊接的方式固定在基板100上的坚固外壳，同时还可以设置防拆开关等，在外壳或防拆开关被拆除或攻击是将会触发，第一处理器200将触发安全保护机制，比如擦除内部存储的敏感数据，或者直接自毁。

该芯片防拆结构利用第二处理器300自身的管脚(芯片管脚内部短路、接高电平或低电平，管脚位置任意)，把Tamper信号或其它检测信号通过第一走线10连接到防止被拆除的处理器200的第一检测信号管脚上，一旦第二处理器300被拆除，第二处理器300的管脚跟Tamper信号断开或其它检测信号断开，防止被拆除的处理器200就能检测到信号变化导致触发，同时擦除敏感信息，从而达到保护信息安全的目的。

可以理解的是，第一走线10位于基板100的第二导电层102，是不容易被探测到而被攻击的；另外，在相对第二导电层102更靠近基板100表面的第一导电层101还设置有第二走线20以对第一走线10进行覆盖遮挡，对第一走线 10有掩护作用，进一步使得第一走线10不容易被探测和攻击。如图1所示，如果基板100是4层以上的多层板，且第二导电层102为靠近基板100的第一表面110的第2层，靠近第二表面120的第3层以上，那么本申请的芯片防拆结构，可以仅在第一表面110的第一导电层101上设置第二走线20，而第二表面120上的导电层、或其他中间层可以设置或不设置覆盖遮挡第一走线10的其他走线。而如果基板100是三层板，那么推荐基板100的两个表面的导电层都设置用于覆盖遮挡第一走线10的其他走线。

若要设置其他走线，请参阅图2至图5，具体地，第二表面120上的导电层，或其他以第二导电层102为间隔、远离第一导电层110的其他中间层定义为第三导电层103，第一导电层101、第二导电层102、第三导电层103依次层叠且相互绝缘，第一处理器200的第三检测管脚与设置在第三导电层103的第三走线30连接，第三走线30在垂直于基板100表面的方向上覆盖第一走线10，第一处理器200在其第二检测管脚的电平状态发生改变时将触发安全保护机制。在设置第一走线10的基础上再第三走线30，可以对第一走线10的上下表面进行遮挡，实现多层保护。

在其中一个实施例中，在一些情况下，第一走线10连接到管脚时，第二走线20、第三走线30可能对第一走线10的端部不能实现遮挡，这种情况下，请参阅图1至图5，可以将第一走线10、第二走线20、第三走线30在第一处理器200的底部与其第一检测管脚、第二检测管脚、第三检测管脚电连接，以使第一走线10、第二走线20及第三走线30靠近第一处理器200的端部能被第一处理器200遮挡。同时，第一走线10在第二处理器300的底部与其触发管脚电连接，以使第一走线10的靠近第二处理器300的端部能被第二处理器300遮挡。如此设置之后，第一走线10在第二导电层102的走线路径将被第一处理器200、第二处理器300、第二走线20、第三走线30所围合的空间全部包裹在内，使得不能被探测以攻击。

请参阅图1至图5，第一处理器200、第二处理器300两者在基板100的第一表面110、第二表面120上可以选择同一个表面设置，也可以不同表面设置。

第二处理器300的封装形式并不影响第一走线10从其底部直接用过孔与第二处理器300的管脚连接，如此，第二处理器300的封装形式可以BGA(Ball Grid Array Package，球栅阵列封装)、QFN(Quad FlaT No-leadPackage，方形扁平无引脚封装)或CSP(ChipScale Package，芯片尺寸封装)。

在一些实施例中，第一走线10为一条，触发管脚将第一走线10接地或接电源。在另一些实施例中，第一走线10为两条，两条第一走线10的一端分别与两个第一检测管脚连接，两条第一走线10的另一端分别通过两个触发引脚短接。如此，第一走线10断开了或者第二处理器300被拆除了，第一走线10所连接的第一检测管脚的电平状态将从预设的改变，被第一处理器100感知。

请参阅图2、图4及图6，在其中一个实施例中，第二检测管脚为两个，第二走线20的一端与其中一个第二检测管脚连接，第二走线20的另一端延伸至第二处理器300靠近第一处理器200的一侧再折回与另一个第二检测管脚连接。第三检测管脚为两个，第三走线30的一端与其中一个第三检测管脚连接，第三走线30的另一端延伸至第二处理器300远离第一处理器200的一侧再折回与另一个第三检测管脚连接。如此设置，以实现对第一走线10的完全遮挡。

上述的芯片防拆结构和POS机把Tamper信号或其它检测信号从一个常规设置的处理器300连接到有防拆保护的处理器200的管脚上，一旦常规设置的处理器300被拆除，有防拆保护的处理器200的管脚跟Tamper信号断开或其它检测信号断开，有防拆保护的处理器200就能检测到信号变化导致触发安全保护机制，以擦除敏感信息，从而达到保护信息安全的目的，该方案实现简单，成本低廉且可靠性高。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片防拆结构，设于基板上，该基板包括第一导电层、第二导电层，其中所述第一导电层相对所述第二导电层靠近所述基板的表面，所述基板上设有第一处理器和与该第一处理器间隔设置的第二处理器，其特征在于，所述第一处理器的第一检测管脚通过设置在所述第二导电层的第一走线与所述第二处理器的触发管脚连接；所述第一处理器的第二检测管脚与设置在第一导电层的第二走线连接，所述第二走线在垂直于所述基板表面的方向上覆盖所述第一走线，所述第一处理器在其第一检测管脚、第二检测管脚中任一个或多个的电平状态发生改变时将触发安全保护机制。

2.如权利要求1所述的芯片防拆结构，其特征在于，所述基板还包括第三导电层，所述第一导电层、所述第二导电层、所述第三导电层依次层叠且相互绝缘，所述第一处理器的第三检测管脚与设置在第三导电层的第三走线连接，所述第三走线在垂直于所述基板表面的方向上覆盖所述第一走线，所述第一处理器在其第二检测管脚的电平状态发生改变时将触发安全保护机制。

3.如权利要求2所述的芯片防拆结构，其特征在于，所述第一走线、第二走线、第三走线在所述第一处理器的底部与其第一检测管脚、第二检测管脚、第三检测管脚电连接。

4.如权利要求1所述的芯片防拆结构，其特征在于，所述第一走线在所述第二处理器的底部与其触发管脚电连接。

5.如权利要求1所述的芯片防拆结构，其特征在于，所述第二处理器为BGA封装、QFN封装或CSP封装。

6.如权利要求1至5任一项所述的芯片防拆结构，其特征在于，所述第一走线为一条，所述触发管脚将所述第一走线接地或接电源。

7.如权利要求1至5任一项所述的芯片防拆结构，其特征在于，所述第一走线为两条，两条所述第一走线的一端分别与两个所述第一检测管脚连接，两条所述第一走线的另一端分别通过两个触发引脚短接。

8.如权利要求1至5任一项所述的芯片防拆结构，其特征在于，所述第二检测管脚为两个，所述第二走线的一端与其中一个所述第二检测管脚连接，所述第二走线的另一端延伸至所述第二处理器靠近所述第一处理器的一侧再折回与另一个第二检测管脚连接。

9.如权利要求2或3所述的芯片防拆结构，其特征在于，所述第三检测管脚为两个，所述第三走线的一端与其中一个所述第三检测管脚连接，所述第三走线的另一端延伸至所述第二处理器远离所述第一处理器的一侧再折回与另一个第三检测管脚连接。

10.一种POS机，包括具有防拆机制的第一处理器，以及第二处理器，其特征在于，还包括权利要求1至9任一项所述的芯片防拆结构。

Images