CN211791286U - 同步整流管控制电路及反激式电压变换电路 - Google Patents

Abstract

本实用新型提供了一种同步整流管控制电路及反激式电压变换电路。一种用于控制同步整流管的控制电路包括：可控电流源，具有正极端，可控电流源的正极端耦接同步整流管的控制端；以及计时电路，其输出端耦接可控电流源的控制端。本实用新型的控制电路和反激式电压变换电路用于准确地关断同步整流管，提高系统效率和稳定性。

Description

同步整流管控制电路及反激式电压变换电路

技术领域

本实用新型涉及电子领域，具体但不限于涉及一种用于控制同步整流管的控制电路及反激式电压变换电路。

背景技术

反激式电压变换器包括原边电路和副边电路，如图1所示，原边电流和副边电路通过变压器T隔离。原边电路的原边开关Q通过开关动作将能量传递至副边。副边电路包含整流器件D，当原边开关Q关断时整流器件D导通通过续流电流用于对输出电容Co和负载供电，当续流电流降为零时整流器件D关断，此时通过输出电容Co对负载供电。为了提高电源效率，副边整流器件通常采用同步整流管，通过适时地控制同步整流管的导通和关断实现高效率整流功能。然而，这对副边同步整流管关断时间点的准确性提出了挑战。因为关断延迟将导致副边同步整流管和原边开关的共通，引发系统的可靠性和稳定性问题。若关断提前，在续流电流较大时关断同步整流功能，则降低了系统效率。

有鉴于此，需要提供一种新的结构或控制方法，以期解决上述至少部分问题。

实用新型内容

针对现有技术中的一个或多个问题，本实用新型提出了一种用于控制同步整流管的控制电路及反激式电压变换电路。

根据本实用新型的一个方面，一种用于控制同步整流管的控制电路包括：可控电流源，具有正极端，可控电流源的正极端耦接同步整流管的控制端；以及计时电路，其输出端耦接可控电流源的控制端。

在一个实施例中，可控电流源包括串联的开关和电流源，其中计时电路的输出端耦接开关的控制端。

在一个实施例中，控制电路进一步包括：同步控制电路，具有输入端和输出端，同步控制电路的输入端耦接表征同步整流管两端电压差的检测信号，同步控制电路的输出端耦接同步整流管的控制端和计时电路的第一输入端。

在一个实施例中，控制电路进一步包括时间间隔调整电路，时间间隔调整电路具有第一输入端、第二输入端和输出端，时间间隔调整电路的第一输入端耦接同步控制电路的输出端，时间间隔调整电路的第二输入端耦接计时电路的输出端，时间间隔调整电路的输出端耦接计时电路的第二输入端。

在一个实施例中，同步控制电路包括：第一比较电路，具有第一输入端、第二输入端和输出端，第一比较电路的第一输入端耦接第一阈值信号，第一比较电路的第二输入端耦接检测信号；第二比较电路，具有第一输入端、第二输入端和输出端，第二比较电路的第一输入端耦接检测信号，第二比较电路的第二输入端耦接第二阈值信号；以及触发电路，具有第一输入端、第二输入端和输出端，其中触发电路的第一输入端耦接第一比较电路的输出端，触发电路的第二输入端耦接第二比较电路的输出端，触发电路的输出端耦接同步整流管的控制端，其中第二阈值信号大于第一阈值信号。

在一个实施例中，控制电路进一步包括信号发生电路，信号发生电路具有输入端和输出端，信号发生电路的输入端耦接计时电路的输出端，信号发生电路的输出端耦接开关的控制端。

在一个实施例中，控制电路进一步包括驱动电路，驱动电路具有输入端和输出端，驱动电路的输入端耦接同步控制电路的输出端，驱动电路的输出端耦接同步整流管的控制端。

在一个实施例中，控制电路进一步包括：比较电路，具有第一输入端、第二输入端和输出端，比较电路的第一输入端耦接第三阈值信号，比较电路的第二输入端耦接同步整流管的控制端，比较电路的输出端耦接开关的控制端。在一个实施例中，控制电路进一步包括触发电路，具有第一输入端、第二输入端和输出端，其中触发电路的第一输入端耦接计时电路的输出端，触发电路的第二输入端耦接比较电路的输出端，触发电路的输出端耦接开关的控制端。

根据本实用新型的另一个方面，一种反激式电压变换电路包括原边电路和副边电路，其中副边电路包括同步整流管以及如上任一实施例所述的控制电路。

本实用新型提出的控制电路和反激式电压变换电路可以通过电流源降低同步整流管的控制端电压，并且通过计时方式优化同步整流管控制端电压，使得同步整流管被准确关断，提高了系统效率和稳定性。

附图说明

图1示出了反激式电压变换电路；

图2示出了根据本实用新型一实施例的控制电路的示意图；

图3示出了根据本实用新型一实施例的控制电路的电路示意图；

图4示出了根据本实用新型一实施例的第一时间间隔调整方法流程示意图；

图5示出了根据本实用新型一实施例的波形示意图；

图6示出了根据本实用新型另一实施例的波形示意图；

图7示出了根据本实用新型另一实施例的控制电路；

图8示出了根据本实用新型一实施例的可用于图7所示电路实施例的波形示意图；

图9示出了根据本实用新型一实施例的反激式电压变换电路示意图。

不同示意图中相同的标号代表相同或相似的部件或组成。

具体实施方式

为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。

该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。不同实施例的组合、不同实施例中的一些技术特征进行相互替换，相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。

说明书中的“耦接”或“连接”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接如通过电传导媒介如导体的连接，其中电传导媒介可含有寄生电感或寄生电容；间接连接还可包括可实现相同或相似功能的基础上通过其他有源器件或无源器件的连接，如通过开关、驱动电路、信号放大电路或跟随电路等电路或部件的连接。

图2示出了根据本实用新型一实施例的用于控制同步整流管10的控制电路20。控制电路20包括可控电流源21和计时电路22。其中可控电流源21耦接同步整流管10的控制端。计时电路22耦接可控电流源21，优选地，计时电路22的输出端可耦接可控电流源21的控制端。计时电路22在同步整流管10被导通时开始计时，并在第一时间间隔后输出有效信号用于控制可控电流源21使电流从同步整流管控制端节点A流出。在一个实施例中，第一时间间隔为预设的固定值。在优选的实施例中，第一时间间隔根据从可控电流源电流开始流出同步整流管控制端节点起至同步整流管关断止的时间段长度为下一周期进行调节。

在一个实施例中，同步整流管10包括场效应晶体管(FET)。在优选的实施例中，同步整流管10包括金属氧化物半导体场效应晶体管(MOSFET)。在图示的实施例中，同步整流管10为PNP型MOSFET管，同步整流管10具有漏极、栅极和源极，其中栅极为同步整流管10的控制端。在另外的实施例中，同步整流管也可以为其他类型的开关管，其中同步整流管并联一二极管，二极管可以为寄生二极管。在一个实施例中，同步整流管包括结型场效应晶体管。可控电流源21的正极耦接同步整流管10的控制端节点，可控电流源21的负极耦接低位电压节点。图2所示的实施例中，控制端节点耦接同步整流管10的栅极。在一个实施例中，可控电流源21的负极耦接控制电路20的参考地。当同步整流管10的栅极电压处电压被驱动电路拉高时，同步整流管10导通。当计时电路22输出有效信号时，控制可控电流源21的电流从同步整流管10的控制端节点A流出，使得同步整流管10的控制端电压降低。通过动态地降低同步整流管控制端电压，可以使同步整流管在较低的续流电流下关断，提高系统效率。同时又能避免关断拖延，在反激式电压变换电路的应用中，可以防止原边开关和副边同步整流管同时导通从而造成系统工作失常的情况发生。

图3示出了根据本实用新型一实施例的控制电路30的电路示意图。控制电路30包括可控电流源和计时电路32。在图示的实施例中，可控电流源包括串联的电流源I1和开关S1。其中计时电路32的输出端耦接开关S1的控制端。电流源I1的正极端耦接同步整流管10的控制端，电流源I1的负极端耦接开关S1的第一端，开关S1的另一端接地。在另一个实施例中，电流源I1和开关S1的位置可以相互调换。在一个实施例中，控制电路30的参考地耦接同步整流管的源极端，其中同步整流管包括场效应晶体管。在一个实施例中，同步整流管耦接在反激式电压变换电路的输出端和副边绕组之间，副边的控制电路30的参考地为同步整流管上管的源极端，其与副边电路的参考地不共地。在另一个实施例中，同步整流管作为下管，耦接副边电路的参考地，控制电路30的参考地与副边电路的参考地共地。同步整流管的源极端也可不耦接控制电路30的参考地。

控制电路还可进一步包括同步控制电路33，同步控制电路33通过驱动电路34耦接同步整流管10的控制端用于控制同步整流管10的导通和关断。在图示的实施例中，同步控制电路33具有输入端和输出端，同步控制电路33的输入端耦接表征同步整流管两端电压差的检测信号Vds，同步控制电路33的输出端耦接同步整流管10的控制端，同步控制电路33的输出端耦接同步整流管10的控制端和计时电路32的第一输入端。当同步整流管两端电压差Vds小于第一阈值Vref1时导通同步整流管10，当同步整流管两端电压差Vds大于第二阈值Vref2时关断同步整流管。具体地，在图示的实施例中，同步控制电路33包括第一比较电路C1、第二比较电路C2和触发电路U3，其中第一比较电路C1的同相输入端接收第一阈值信号Vref1，其反相输入端接收表征同步整流管两端电压差的检测信号Vds，第二比较电路C2的同相输入端接收检测信号Vds，其反相输入端接收第二阈值信号Vref2，触发电路U3的第一输入端(S)耦接第一比较电路C1的输出端，触发电路U3的第二输入端(R)耦接第二比较电路C2的输出端，触发电路U3的输出端耦接同步整流管10的控制端，其中第二阈值信号Vref2大于第一阈值信号Vref1。当检测信号Vds小于第一阈值信号Vref1时，触发电路U3被置位，输出第一电平的脉冲宽度调制(PWM)信号SR，用于导通同步整流管10。当检测信号Vds大于第二阈值信号Vref2时，触发电路U3被复位，触发电路U3输出第二电平的PWM信号SR用于关断同步整流管10。控制电路30还进一步包括驱动电路34，驱动电路34的输入端耦接同步控制电路33的输出端即接收触发电路U3输出的脉冲宽度调制(PWM)信号SR，驱动电路34的输出端耦接同步整流管10的控制端，当脉冲宽度调制信号SR为第一状态如高电平时，用于导通同步整流管10，当脉冲宽度调制信号SR为第二状态如低电平时，用于关断同步整流管10。驱动电路34将信号SR进行放大提供适于驱动同步整流管10的驱动信号，用于控制同步整流管10的导通和关断。导通控制电路还可进一步包括与门与原边开关导通检测电路，与门的第一输入端耦接第一比较电路C1的输出端，与门的第二输入端耦接原边开关导通检测电路的输出端，与门的输出端耦接触发电路U3的置位输入端，当原边开关导通检测电路检测到原边开关导通后，当同步整流管两端电压差Vds小于第一阈值Vref1时，则控制同步整流管10的导通。

计时电路32在同步整流管10导通时开始计时，并在第一时间间隔T1后输出有效信号用于导通开关S1，使电流源I1的电流从同步整流管10的控制端节点流出，用于将同步整流管10控制端的电压拉低。在一个实施例中，计时电路32的输入端接收触发电路U3输出的PWM信号SR，当信号SR由低电平变为高电平时，计时电路开始计时，当经过第一时间间隔后，计时电路的输出信号由无效信号变为有效信号，如由低电平变为高电平，用于导通开关S1。在另一个实施例中，计时电路32的输入端耦接第一比较电路C1的输出端，当比较电路C1的输出信号由低电平变为高电平时，计时电路开始计时。在又一个实施例中，计时电路32的输出端耦接与门的输出端。

继续图3的说明，控制电路30还进一步包括时间间隔调整电路31。在图示的实施例中，时间间隔调整电路31的第一输入端耦接同步控制电路33的输出端用于接收信号SR，时间间隔调整电路31的第二输入端耦接计时电路32的输出端，时间间隔调整电路31的输出端耦接计时电路32的第二输入端用于设置计时电路32计时的第一时间间隔T1。在一个实施例中，时间间隔调整电路31检测从开关S1导通时至同步整流管10关断之间的第二时间间隔，并根据第二时间间隔调整第一时间间隔T1，向计时电路32输出控制第一时间间隔的信号T1，用于调整计时电路32下一周期的第一时间间隔时长。这样，计时电路根据新的第一时间间隔信号，在检测到同步整流管10导通时开始计时，在计时至第一时间间隔T1时输出有效信号将开关S1导通。

下面结合图3、图4和图5的示例用于说明第一时间间隔调整方法。

图4示出了根据本实用新型一实施例的第一时间间隔T1调整方法流程示意图。首先在系统内部设定时间参数T0。当检测到同步整流管(MOSFET)10导通时，开始计时。计时到第一时间间隔T1结束时，导通开关S1，电流源从MOSFET栅极抽电流，将栅极电压降低。当漏源电压Vds大于第二阈值Vref2时，MOSFET关断。计时电路32进一步检测从开关S1导通起至MOSFET关断之间的第二时间间隔T2，即开关S1导通起至MOSFET关断之间的时间差。判断第二时间间隔T2是否大于预设参数T0，若T2大于T0，则将第一时间间隔T1增大；若T2小于T0，则将第一时间间隔T1降低。

在另一个实施例中，预设时间参数包括第一参数T01和第二参数T02，其中T01<T02，当T2>T02时，T1增大，当T2<T01时，T1减小，若T01<T2<T02时，T1保持不变。

图5示出了根据本实用新型一实施例的波形示意图。参照图3，从上至下的信号分别为同步整流管两端电压差，即图3所示实施例中的漏源电压Vds，控制同步整流管的控制信号SR，控制开关S1的控制信号CT和同步整流管10控制端电压Gate。其中在时间ta，同步整流管两端电压差信号Vds小于第一阈值信号Vref1，控制信号SR转变为有效值(图示为高电平)用于导通同步整流管。此时计时电路32开始计时，在第一时间间隔T1后在时间点tb，电流源控制信号CT转变为有效值(高电平)将开关S1导通一段时间T3。此时电流源I1的电流从同步整流管控制端节点流出，同步整流管栅极电压Gate降低。当续流电流变为零值或Vds电压反向时，Vds大于第二阈值Vref2，在时间tc，信号SR由高电平变为低电平，驱动电路输出的控制信号Gate被拉低到地电位，同步整流管被关断。在连续电流模式控制中，降低的栅极电压使得当Vds上升并到达第三阈值Vref3时，栅极电压能更快速地降低到MOSFET开通阈值以下，防止同步整流管和原边开关共通。在断续电流模式控制中，降低的栅极电压使得导通电阻增加，用于在更低的续流电流下关断同步整流管，提高同步整流管的效率。计时电路获取从开关S1导通起至MOSFET关断之间的第二时间间隔T2，并根据时间间隔T2调整或保持第一时间间隔T1。在一个实施例中，根据时间间隔T2调整或保持第一时间间隔T1的方法包括将时长T2与预设时间值进行比较，当时长T2大于一预设时间值时，增大时长T1；当时长T2小于一预设时间值时，减小时长T1。在一个实施例中，预设时间值外部可调，如通过调节外部电阻值或电容值调节。开关S1在导通第三时间间隔T3后关断。开关S1的导通时长T3可以为预设时长，也可以根据检测到的条件控制，如根据MOSFET栅极电压进行控制。

图6示出了根据本实用新型另一实施例的波形示意图。在计时电路计时T1并输出有效信号后，开关S1间歇性地导通，如图6所示。间歇性导通可预设一固定占空比，间歇性导通时长T2可为预设值，也可根据检测条件控制，如根据MOSFET栅极电压进行控制。在一个实施例中，参看图2或图3，控制电路进一步包括信号发生电路，信号发生电路耦接在计时电路和开关S1之间，信号发生电路的输入端耦接计时电路的输出端，信号发生电路的输出端耦接开关S1的控制端，信号实用新型电路用于产生高低电平交替的信号用于间歇性导通开关S1。

图7示出了根据本实用新型一实施例的控制电路的电路示意图。其中控制电路可包括同步整流管10本身。与图3相比，图7所示实施例进一步包括比较电路73和触发电路74。比较电路73的第一输入端(同相输入端)耦接第三阈值信号Vref3，比较电路的第二输入端(反相输入端)耦接同步整流管10的控制端用于接收控制信号Gate，比较电路73的输出端通过触发电路74耦接开关S1的控制端。具体地，比较电路73的输出端耦接触发电路74的复位输入端，计时电路72的输出端耦接触发电路74的置位输入端，触发电路74的输出端耦接开关S1的控制端。比较电路73用于比较同步整流管控制端电压Gate与第三阈值Vref3，当信号Gate小于阈值信号Vref3，触发电路74被复位，开关S1关断。当然，触发电路74也可以由其它电路代替。

图8示出了根据本实用新型一实施例的波形示意图。参考图7，在时间ta，当同步整流管10导通时，计时电路开始计时，在第一时间间隔T1后，在时间tb，计时电路72的输出端信号由低电平转换为高电平时，触发电路74被置位输出高电平信号，信号CT变为高电平，开关S1导通。同时计时电路72再次开始计时。在时间td，当栅极电压Gate由高于第三阈值Vref3转变为低于第三阈值Vref3后，比较电路73输出端信号变为高电平，触发电路74被复位，信号CT变为低电平，开关S1关断。当漏源电压Vds大于第二阈值Vref2时，在时间tc，信号SR置低，同步整流管关断。计时电路获得从tb到tc的时长T2，并根据第二时间间隔T2调整第一时间间隔T1。

图9示出了根据本实用新型一实施例的反激式电压变换电路示意图，反激式电压变换电路包括原边电路和副边电路，其中原边电路耦接变压器T的原边绕组，原边电路包含原边开关Q。副边电路耦接变压器T的副边绕组，副边电路包括同步整流管10以及控制电路90。控制电路90的第一端耦接同步整流管10的第一端D，控制电路90的另一端耦接同步整流管10的第二端S，控制电路的输出端耦接同步整流管10的控制端G。控制电路90可以为本具体实施方式中任一实施例所述的控制电路。

在一个实施例中，控制电路90制作在同一半导体基底上形成半导体晶片。

在另一个实施例中，控制电路包括同步整流管本身。

在一个实施例中，控制电路和同步整流管封装在同一封装体中形成半导体电子封装体。

在另一个实施例中，可控电流源可包括压控电流源，通过控制电流源的大小控制同步整流管栅极端的电压。

本领域技术人员应当知道，上述逻辑控制中的“高电平”与“低电平”、“置位”与“复位”、“与门”与“或门”，“同相”与“反相”等逻辑控制可相互调换或改变，通过调节后续逻辑控制而实现与上述实施例相同的功能或目的。

这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。说明书中所涉及的效果或优点等相关描述可因具体条件参数的不确定或其它因素影响而可能在实际实验例中不能体现，效果或优点等相关描述不用于对实用新型范围进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (10)

1.一种同步整流管控制电路，其特征在于，所述控制电路包括：

可控电流源，具有正极端，可控电流源的正极端耦接同步整流管的控制端；以及

计时电路，其输出端耦接可控电流源的控制端。

2.如权利要求1所述的控制电路，其特征在于，可控电流源包括串联的开关和电流源，其中计时电路的输出端耦接开关的控制端。

3.如权利要求1所述的控制电路，其特征在于，控制电路进一步包括：同步控制电路，具有输入端和输出端，同步控制电路的输入端耦接表征同步整流管两端电压差的检测信号，同步控制电路的输出端耦接同步整流管的控制端和计时电路的第一输入端。

4.如权利要求3所述的控制电路，其特征在于，控制电路进一步包括时间间隔调整电路，时间间隔调整电路具有第一输入端、第二输入端和输出端，时间间隔调整电路的第一输入端耦接同步控制电路的输出端，时间间隔调整电路的第二输入端耦接计时电路的输出端，时间间隔调整电路的输出端耦接计时电路的第二输入端。

5.如权利要求3所述的控制电路，其特征在于，同步控制电路包括：

第一比较电路，具有第一输入端、第二输入端和输出端，第一比较电路的第一输入端耦接第一阈值信号，第一比较电路的第二输入端耦接检测信号；

第二比较电路，具有第一输入端、第二输入端和输出端，第二比较电路的第一输入端耦接检测信号，第二比较电路的第二输入端耦接第二阈值信号；以及

触发电路，具有第一输入端、第二输入端和输出端，其中触发电路的第一输入端耦接第一比较电路的输出端，触发电路的第二输入端耦接第二比较电路的输出端，触发电路的输出端耦接同步整流管的控制端，其中第二阈值信号大于第一阈值信号。

6.如权利要求4所述的控制电路，其特征在于，控制电路进一步包括信号发生电路，信号发生电路具有输入端和输出端，信号发生电路的输入端耦接计时电路的输出端，信号发生电路的输出端耦接开关的控制端。

7.如权利要求4所述的控制电路，其特征在于，控制电路进一步包括驱动电路，驱动电路具有输入端和输出端，驱动电路的输入端耦接同步控制电路的输出端，驱动电路的输出端耦接同步整流管的控制端。

8.如权利要求4所述的控制电路，其特征在于，控制电路进一步包括：比较电路，具有第一输入端、第二输入端和输出端，比较电路的第一输入端耦接第三阈值信号，比较电路的第二输入端耦接同步整流管的控制端，比较电路的输出端耦接开关的控制端。

9.如权利要求8所述的控制电路，其特征在于，控制电路进一步包括触发电路，具有第一输入端、第二输入端和输出端，其中触发电路的第一输入端耦接计时电路的输出端，触发电路的第二输入端耦接比较电路的输出端，触发电路的输出端耦接开关的控制端。

10.一种反激式电压变换电路，包括原边电路和副边电路，其特征在于，副边电路包括同步整流管以及权利要求1-9任一项所述的控制电路。

Images