CN211654851U

CN211654851U - 一种提高外量子效率的led芯片

Info

Publication number: CN211654851U
Application number: CN202020874738.1U
Authority: CN
Inventors: 汪延明; 周智斌
Original assignee: Xiangneng Hualei Optoelectrical Co Ltd
Current assignee: Xiangneng Hualei Optoelectrical Co Ltd
Priority date: 2020-05-22
Filing date: 2020-05-22
Publication date: 2020-10-09
Anticipated expiration: 2030-05-22

Abstract

本实用新型提供了一种提高外量子效率的LED芯片。包括DBR层、衬底、缓冲层、第一半导体层、有源层、第二半导体层、透明导电层、N型电极和P型电极，N型电极和P型电极均为铝基反射电极，P型电极的铝金属层直接与透明导电层接触，用以提升反射电极与半导体界面的反射率；透明导电层包括一层用于与P型电极中铝金属层接触的AZO层，用以提升P型电极与透明导电层之间的粘附力。本实用新型采用铝基反射电极，取消了P型电极与透明导电层之间的插入层金属，通过设置AZO透明导电层，在保证透明导电层与P型电极的铝金属层粘附力符合标准的同时，保证了铝金属层的反射率，解决了反射率与粘附力二者不能兼得的矛盾，提高了LED芯片的发光效率和外量子效率。

Description

一种提高外量子效率的LED芯片

技术领域

本实用新型涉及LED芯片制造技术领域，具体涉及一种提高外量子效率的LED芯片。

背景技术

自从1992年p-氮化镓(p-GaN)取得突破性进展以后，GaN基发光二极管(Lightemitting Diodes，LED)技术取得突飞猛进的进展。LED芯片的内量子效率取得极大提升，达到80％以上，但是外量子效率仍然很低。

人们为提高LED的外量子效率，开发了很多工艺技术，其中一项就是采用反射电极，反射电极技术的原理是因为电极金属在可见光范围内不透明，而传统LED芯片是两个电极安装在同侧，都在LED芯片发光面上，所以电极金属将有源区发出的光遮挡住了，影响了光取出，从而导致影响了LED的外量子效率。因此人们为了尽量将电极下面有源区的光取出，采用了反射电极，提高电极与半导体界面的反射率，将有源区照射过来的光反射回去，使之在电极和LED芯片背面之间形成多次反射后被取出。

目前被采用最广泛的是铝基反射电极，但是金属铝与透明导电层氧化铟锡(ITO)之间的黏附很差，导致电极在后续封装焊线的时候掉下来。因此为了改善铝反射电极与ITO的粘附力，必须在铝与ITO之间加入一层插入层金属，一般是铬、镍、钛之类的与半导体及ITO粘附性好的金属。因为插入层的存在，会使反射电极的反射率下降。这样就造成了反射率与粘附力二者不能兼得的矛盾。实践中，蒸镀的纯铝层在蓝光波段(455nm)的反射率在80％～85％，而因为插入层的存在，实际应用在LED芯片电极的反射率只有70～75％，将插入层减薄，可以提高电极反射率，但是电极与ITO之间的粘附力急剧下降，造成掉电极风险很高(掉电极在下游封装焊线是致命缺陷)。

综上所述，急需一种提高外量子效率的LED芯片以解决现有技术中存在的问题。

实用新型内容

本实用新型目的在于提供一种提高外量子效率的LED芯片，以解决提高反射电极反射率的同时保证电极与透明导电层之间的粘附力的问题。

为实现上述目的，本实用新型提供了一种提高外量子效率的LED芯片，包括：

DBR层；

位于所述DBR层上的衬底；

位于所述衬底上的缓冲层；

位于所述缓冲层上的第一半导体层；

位于所述第一半导体层上的有源层；

位于所述有源层上的第二半导体层；

位于所述第二半导体层上的透明导电层；

还包括与所述第一半导体层接触且电性导通的N型电极以及与所述第二半导体层接触且电性导通的P型电极，所述N型电极和P型电极均为铝基反射电极，所述P型电极的铝金属层直接与透明导电层接触，用以提升反射电极与半导体界面的反射率。

优选的，所述透明导电层包括一层用于与P型电极中铝金属层接触的AZO层，用以提升P型电极与透明导电层之间的粘附力。

优选的，所述AZO层的晶粒均匀，晶粒尺寸为30～50nm，用以提升P型电极与透明导电层之间的粘附力。

优选的，所述第二半导体层与透明导电层之间设有电流阻挡层，用以提高LED芯片的发光效率。

优选的，所述第一半导体层与第二半导体层之间沿竖直方向设有台阶斜面；所述台阶斜面包括平面和斜面；所述斜面从第二半导体层延伸至第一半导体层与所述平面相交，所述平面水平设于第一半导体层上，用以安装N型电极。

优选的，一种提高外量子效率的LED芯片还包括覆盖在LED芯片顶部的钝化层。

应用本实用新型的技术方案，具有以下有益效果：

(1)本实用新型中，通过采用铝基反射电极，取消了P型电极与透明导电层之间的插入层金属，使P型电极的铝金属层直接对有源层发出的光进行反射，反射率可达到85％，光在铝金属层和DBR层之间多次反射后被取出，提高了LED芯片的发光效率，从而提升了LED芯片的外量子效率。

(2)本实用新型中，通过设置AZO透明导电层，在保证透明导电层与P型电极的铝金属层粘附力符合标准的同时，不需加入金属插入层，保证了铝金属层的反射率，解决了反射率与粘附力二者不能兼得的矛盾。

(3)本实用新型中，通过在第二半导体层与透明导电层之间设置电流阻挡层，用以提高LED芯片的发光效率；透明导电层中的ITO层与第二半导体层(P型氮化物半导体层)直接接触，保证了透明导电层与P型氮化物半导体层之间低的欧姆接触，从而保证器件在一定驱动电流下具有较低的电压。

(4)本实用新型中，在第一半导体层与第二半导体层之间沿竖直方向设有台阶斜面，用以安装N型电极，使N型电极与N型氮化物半导体层直接接触导通。

(5)本实用新型中，采用常规工艺制作LED结构外延片和台阶斜面，工艺操作简单，易于实现。

(6)本实用新型中，制备AZO层时，先电子束蒸发氧化锌，然后再电子束蒸发铝层，再用退火方式获得掺铝氧化锌；其中，电子束蒸发氧化锌的温度为250～300℃，镀膜速率为

膜层厚度为20～200nm，选用靶材可用细粒状ZnO颗粒，也可用锭状ZnO，镀锅公转速率30～60r/min，镀锅自转速率为60～100r/min，上述条件组合镀出的膜层在扫描电镜下观察，颗粒均匀并且晶粒尺寸在30-50nm之间，使电极与透明导电层之间的粘附力检测推力符合封装焊线标准。

除了上面所描述的目的、特征和优点之外，本实用新型还有其它的目的、特征和优点。下面将参照图，对本实用新型作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是实施例1中的一种提高外量子效率的LED芯片的结构示意图；

图2是实施例1中经刻蚀后的半导体结构图；

图3是实施例1中的一种提高外量子效率的LED芯片的俯视图；

图4是实施例1中的LED芯片器件P型电极引线处剖面结构示意图；

图5是实施例1中的LED芯片的制备流程图；

图6是实施例1中的AZO层的扫描电镜图像；

图7是对比例1中的AZO层的扫描电镜图像一；

图8是对比例1中的AZO层的扫描电镜图像二；

图9是对比例2中的AZO层的扫描电镜图像；

图10是实施例1中的LED器件与对比器件的IV曲线；

图11是实施例1中的LED器件与对比器件的IL曲线；

其中，1、DBR层，2、衬底，3、缓冲层，4、第一半导体层，5、有源层，6、第二半导体层，7、透明导电层，7.1、AZO层，7.2、ITO层，8、N型电极，8.1、N型电极焊盘，8.2、N型电极引线，9、P型电极，9.1、P型电极焊盘，9.2、P型电极引线，10、电流阻挡层，11、台阶斜面，11.1、平面，11.2、斜面，12、钝化层。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以根据权利要求限定和覆盖的多种不同方式实施。

实施例1：

参见图1至图11，一种提高外量子效率的LED芯片及其制备方法，本实施例应用于提高LED芯片的外量子效率。

一种提高外量子效率的LED芯片，参见图1，从下向上依次包括：

DBR层1，本实施例中，DBR材料为二氧化硅(SiO₂)和二氧化钛(TiO₂)的交替结构，两种材料的折射率分别在1.45～1.52和2.45～2.55之间，各层厚度用光学软件模拟确定，形成分布式布拉格反射镜(DBR)，其反射率在可见光波长范围(380～800nm)内大于95％；

位于所述DBR层1上的衬底2，本实施例中，衬底2为蓝宝石衬底(PSS衬底)；

位于所述衬底2上的缓冲层3；

位于所述缓冲层3上的第一半导体层4，本实施例中，第一半导体层4为N型氮化物半导体层；

位于所述第一半导体层4上的有源层5；

位于所述有源层5上的第二半导体层6，本实施例中，第二半导体层6为P型氮化物半导体层；

位于所述第二半导体层6上的透明导电层7；

还包括与所述第一半导体层4接触且电性导通的N型电极8以及与所述第二半导体层6接触且电性导通的P型电极9，所述N型电极8和P型电极9均为铝基反射电极，所述P型电极9的铝金属层直接与透明导电层7上表面接触，取消了P型电极9与透明导电层7之间的插入层金属；N型电极8的铝金属层与第一半导体层4接触，将有源层5照射过来的光通过铝金属层反射回去，使光在电极的铝金属层和DBR层1之间形成多次反射后被取出用以提升反射电极与半导体界面的反射率，从而提升LED器件的外量子效率。

所述透明导电层7包括一层用于与P型电极9的铝金属层接触的AZO层7.1(掺铝氧化锌)，用以提升P型电极9与透明导电层7之间的粘附力，防止在封装电极时产生掉电极的情况；本实施例中，参见图1，透明导电层7还包括ITO层7.2，ITO层7.2位于AZO层7.1和第二半导体层6之间，ITO层7.2与第二半导体层6(P型氮化物半导体层)上表面直接接触，保证了透明导电层7与P型氮化物半导体层之间低的欧姆接触，从而保证器件在一定驱动电流下具有较低的电压，同时可有效增加发光面积。

参见图6，所述AZO层7.1的晶粒尺寸为30nm～50nm，用以提升P型电极9与透明导电层7之间的粘附力，粘附力效果在LED芯片制造端主要用焊线后的推力来表征，采用线径0.9mil，成分96％Ag4％Au的焊线线材焊线，焊线后焊球直径为55-62um，焊球高度为10-16um(焊球位于焊盘上)，采用推力机推焊球，记录推力的大小。

选取10个AZO层7.1的晶粒均匀且粒径尺寸在30nm～50nm的LED芯片样品进行推力实验，得到的推力结果如下：42、38、44、46、40、43、43、39、40、42，单位是g。均符合电极封装焊线推力大于30g的检验标准。

选取10个AZO层7.1的晶粒不均匀，或者呈块状的LED芯片样品进行推力实验，则AZO层7.1与铝基反射电极的铝金属层的粘附力推力结果较差，实验结果如下：22、26、24、28、33、25、31、30、26、24，单位是g，合格率仅为30％。

实验中如果沉积的AZO层7.1晶粒出现团簇的形貌，则电极粘附力更差，在推焊球时会出现掉电极现象，即电极焊盘金属与半导体完全脱落，选取10个此种状态的LED芯片样品进行同样的推力验证实验，实验结果为：12、15、10、8、22、18、15、23、16、20，单位是g。经试验验证，当AZO层的晶粒尺寸为30～50nm时，AZO层7.1与P型电极9的铝金属层之间粘附效果较好，符合封装焊线标准。

参见图1，所述第二半导体层6与透明导电层7之间设有电流阻挡层10，用以提高LED芯片的发光效率。

参见图2，所述第一半导体层4与第二半导体层6之间沿竖直方向设有台阶斜面11；所述台阶斜面11包括平面11.1和斜面11.2；所述斜面11.2从第二半导体层6延伸至第一半导体层4与所述平面11.1相交，所述平面11.1水平设于第一半导体层4上，用以安装N型电极8。

LED芯片顶部覆盖有钝化层12，电流阻挡层10和钝化层12均由绝缘材料制成，绝缘材料为二氧化硅(SiO₂)、氮氧化硅(SiON)以及氮化硅(SiN)中的一种或几种。

参见图3，N型电极8包括N型电极焊盘8.1和N型电极引线8.2，均位于第一半导体层4上，N型电极8与N型氮化物半导体层之间具有良好的粘附性；P型电极9包括P型电极焊盘9.1和P型电极引线9.2，P型电极焊盘9.1的底端穿过透明导电层7与电流阻挡层10上的通孔与第二半导体层6连通；参见图4，P型电极引线9.2与第二半导体层6之间从下至上设有电流阻挡层10和透明导电层7，发光的有源层5位于第二半导体层6的下面，电极的金属焊盘及电机引线在可见光波长范围内是不透明的(即电极焊盘和电极引线遮光)，因此在P型电极引线9.2下面设置电流阻挡层10，不让电流直接通过P型电极引线9.2下方的有源层5(因为就算有电流直接通过P型电极引线9.2下方的有源层5，有源层发光也绝大部分被P型电极引线9.2遮挡住，不能发射到LED芯片外部)，这样间接增加了P型电极引线9.2以外的其他发光区的电流密度，起到提高亮度的作用。

一种提高外量子效率的LED芯片的制备方法，其制备流程如图5所示，具体步骤如下：

步骤一：按照常规金属有机化学气相沉积(MOCVD)工艺在衬底2上生长完整的LED结构外延片，包含缓冲层3、第一半导体层4、有源层5和第二半导体层6；

步骤二：将步骤一得到的LED结构外延片进行清洗，用光阻剂作为掩蔽层，采用ICP(电感耦合等离子体刻蚀)刻蚀掉部分第一半导体层4、有源层5和第二半导体层6，形成具有台阶斜面11的半导体结构,其中，刻蚀气体为BCl₃(三氯化硼)、Cl₂(氯气)或Ar(氩气)；

步骤三：用等离子增强化学气相沉积(PECVD)方式在第二半导体层6上表面制作电流阻挡层10，本实施例中，电流阻挡层10采用的绝缘材料为SiO₂，沉积功率为30～500W，压力为500～1500mTorr，温度为150～300℃，N₂O为50～1500sccm，N₂为50～1500sccm，5％SiH₄/N₂为50～1500sccm；

步骤四：在步骤三得到的器件基础上沉积透明导电层7，本实施例中，透明导电层7包括从下至上设置的ITO层7.2和AZO层7.1；用磁控溅射制作ITO层7.2，ITO层7.2厚度为20～200nm，溅射温度为常温，溅射功率为20～300W；制备AZO层7.1既可采用电子束蒸发方式，也可采用金属有机化学气相沉积方式；

采用电子束蒸发方式制备AZO层7.1时，先电子束蒸发氧化锌，然后再电子束蒸发铝层，再用退火方式获得掺铝氧化锌；其中，电子束蒸发氧化锌的温度为250～300℃，镀膜速率为

膜层厚度为20～200nm，选用靶材可用细粒状ZnO颗粒，也可用锭状ZnO，镀锅公转速率30～60r/min，镀锅自转速率为60～100r/min；在常温条件下电子束蒸发金属铝，镀膜厚度

将所得半成品件退火，采用快速退火炉(RTA)，退火温度400～800℃，退火时间1～20min，升温速率10～50℃/s；本实施例中，选取的电子束蒸发氧化锌沉积温度为275℃，镀锅自转速率为60r/min，镀锅公转速率为30r/min，在此工艺参数组合下，得到的AZO层7.1晶粒均匀，且晶粒尺寸在30nm～50nm之间，电极推力实验满足要求，LED芯片亮度提升。

采用金属有机化学气相沉积方式制备AZO层7.1时，铝的原子掺杂比例是5E18～1E20，然后再用薄膜转移的方式转移到目标晶圆上；

将所得半成品件经过光刻、湿法蚀刻、去胶清洗，旋干等方式将台阶斜面11上的透明导电层7及金属铝层去除，同时去除P型电极9的P型电极焊盘9.1安装处中心的AZO层7.1、ITO层7.2和电流阻挡层10，使P性电极焊盘9.1向下伸出的导通端与第二半导体层6接触导通；

步骤五：经过常规的工艺制备出LED芯片的P型电极9、N型电极8和钝化层12，再背镀DBR层1；最后将晶圆制备成LED芯片器件：

将步骤四后获得的半成品件经过负胶光刻、电极蒸镀、剥离、去胶清洗、旋干等步骤，制备P型电极9和N型电极8，其中电极结构的第一层金属为纯铝(即电极的反射面金属)，电极金属厚度为0.8～4um，电极金属包括Al、Ti、Pt、Au等金属夹层结构，Al层的厚度在20～300nm，Ti层的厚度在10～200nm，Pt层的厚度在10～200nm，Au层的厚度在400～3000nm；

用PECVD沉积绝缘钝化层12，钝化层12的材质为SiO2，厚度为500～3000nm，沉积功率为30～500W，压力为500～1500mTorr，温度为150～300℃，N₂O为50～1500sccm，N₂为50～1500sccm，5％SiH₄/N₂为50～1500sccm；再经过正胶光刻、湿法蚀刻、去胶清洗等工序将P型电极9和N型电极8上的钝化层12去除，其中，湿法蚀刻采用HF：NH₃F＝1：9的BOE溶液；

最后，将所得半成品件用研磨的方式将衬底2减薄，再用抛光液抛光，背面镀DBR层1，再用隐形切割的方式切割，将芯片劈裂开来，获得分立LED芯片器件。

本实施例所制备的LED芯片，具备双层透明导电层，电极反射率高达85％，电极粘附力合格，粘附力检测推力，用9mil96％Ag线焊线后推球(推焊球)，推力超过38g，符合封装焊线推力大于30g的检验标准。如图10所示，与对比器件(对比器件的反射电极设有用于粘附在透明导电层上的插入层金属)相比，本实施案例的亮度在60mA下提高了3.76％，同时电压只高了0.019V，并且在大电流下，其电压还更有优势，低于对比器件；如图11所示，本申请的LED芯片的光效率在同等电流下高于对比器件的光效率。

实施例2：

实施例2与实施例1的区别在于选取的电子束蒸发氧化锌沉积温度为250℃，其他与实施例1相同，在此工艺参数组合下，得到的AZO层7.1晶粒均匀，且晶粒尺寸在30nm～50nm之间，推力实验满足要求，LED芯片亮度提升。

实施例3：

实施例3与实施例1的区别在于选取的电子束蒸发氧化锌沉积温度为300℃，镀锅公转速率为60r/min，其他与实施例1相同，在此工艺参数组合下，得到的AZO层7.1晶粒均匀，且晶粒尺寸在30nm～50nm之间，镀上电极后焊盘表现出轻微黑点，影响外观，但不影响焊线，推力实验满足要求，LED芯片亮度提升。

对比例1：

对比例1与实施例1的区别在于选取的电子束蒸发氧化锌沉积温度为220℃，镀锅自转速率为40r/min，镀锅公转速率为20r/min，在此工艺参数组合下，得到的AZO层7.1晶粒不均匀，且晶粒呈团簇形貌，推力实验不满足要求，LED芯片亮度轻微提升，但容易发生掉电极情况。

对比例2：

对比例2与实施例1的区别在于选取的电子束蒸发氧化锌沉积温度为330℃，镀锅自转速率为40r/min，镀锅公转速率为60r/min，在此工艺参数组合下，得到的AZO层7.1晶粒不均匀，出现局部单向性生长晶粒，推力实验不满足要求，镀上电极后焊盘表现出严重黑点，影响外观，影响封装焊线，亮度提升效果不明显，并且LED芯片电压偏高。

将采用本申请方法的实施例1～实施例3和对比例1～对比例2的测试结果进行对比，如表1所示：

表1：

经过表1中的实验验证，采用本申请方法(实施例1～实施例3)制备AZO层7.1时，上述工艺条件组合镀出的膜层在扫描电镜下观察，颗粒均匀并且晶粒尺寸在30-50nm之间，如图6所示，此时AZO层7.1与P型电极焊盘9.1的铝金属层接触面的粘附力效果较好；

沉积温度过低(低于250℃)，镀锅旋转速率过慢，则沉积的膜层表面形貌晶粒的均匀性很差，如图7所示，此时无法保证AZO层7.1与P型电极9铝金属层的粘附力；若镀锅的自转速率低于60r/min以下，再加上沉积温度低于250℃的话，沉积的膜层在扫描电镜观察下甚至会出现团簇的形貌，如图8所示，此时无法保证AZO层7.1与P型电极9铝金属层的粘附力。

若沉积温度过高(超过300℃)，一方面会让蒸发机台工作在极限温度区，不利于工艺节能，不利于保护机台寿命，更重要的是会在沉积完成后的膜层表面出现很多黑点，在扫描电镜下观察为晶粒局部单方向生长造成一个个的晶柱，如图9所示。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种提高外量子效率的LED芯片，其特征在于，所述提高外量子效率的LED芯片包括：

DBR层(1)；

位于所述DBR层(1)上的衬底(2)；

位于所述衬底(2)上的缓冲层(3)；

位于所述缓冲层(3)上的第一半导体层(4)；

位于所述第一半导体层(4)上的有源层(5)；

位于所述有源层(5)上的第二半导体层(6)；

位于所述第二半导体层(6)上的透明导电层(7)；

还包括与所述第一半导体层(4)接触且电性导通的N型电极(8)以及与所述第二半导体层(6)接触且电性导通的P型电极(9)，所述N型电极(8)和P型电极(9)均为铝基反射电极，所述P型电极(9)的铝金属层直接与透明导电层(7)接触，用以提升反射电极与半导体界面的反射率。

2.根据权利要求1所述的一种提高外量子效率的LED芯片，所述透明导电层(7)包括一层用于与P型电极(9)中铝金属层接触的AZO层(7.1)，用以提升P型电极(9)与透明导电层(7)之间的粘附力。

3.根据权利要求2所述的一种提高外量子效率的LED芯片，其特征在于，所述AZO层(7.1)的晶粒均匀，晶粒尺寸为30～50nm，用以提升P型电极(9)与透明导电层(7)之间的粘附力。

4.根据权利要求1所述的一种提高外量子效率的LED芯片，其特征在于，所述第二半导体层(6)与透明导电层(7)之间设有电流阻挡层(10)，用以提高LED芯片的发光效率。

5.根据权利要求1所述的一种提高外量子效率的LED芯片，其特征在于，所述第一半导体层(4)与第二半导体层(6)之间沿竖直方向设有台阶斜面(11)；所述台阶斜面(11)包括平面(11.1)和斜面(11.2)；所述斜面(11.2)从第二半导体层(6)延伸至第一半导体层(4)与所述平面(11.1)相交，所述平面(11.1)水平设于第一半导体层(4)上，用以安装N型电极(8)。

6.根据权利要求1所述的一种提高外量子效率的LED芯片，其特征在于，还包括覆盖在LED芯片顶部的钝化层(12)。