CN211509168U - 背板和视频处理设备 - Google Patents

Abstract

本实用新型实施例公开了一种背板和采用该背板的视频处理设备。背板包括：电路板；矩阵交换电路，设置在所述电路板上；多个输入端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；以及多个输出端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；其中，所述多个输入端连接器还经由所述矩阵交换电路依次级联且最末一级输入端连接器经由所述矩阵交换电路连接至所多个输出端连接器中的第一输出端连接器；所述多个输出端连接器的至少一个第二输出端连接器还分别经由所述矩阵交换电路连接至所述第一输出端连接器。本实用新型可以实现了输出子卡既可作为视频输出卡使用也可作为预监卡使用，节省了成本，提高了资源利用率和设备的灵活性。

Description

背板和视频处理设备

技术领域

本实用新型涉及视频显示领域，尤其涉及一种背板和一种视频处理设备。

背景技术

在广播电视台或大型舞台等场合应用的视频处理设备中需要将视频处理的结果进行输出，并提供现场多路视频源和处理结果的实时预监。现场工作人员可以将接入设备的任意输入源拖入预监窗口，实时观测输入源的状态，可以将任意输出的视频处理结果拖入预监窗口，实时监测视频输出状态，也可以实时监测预编辑的视频处理结果，以方便工作人员更好更方便的对现场进行掌控。在现有插卡式视频处理设备中，通常用一张专用处理子卡(或称预监子卡)来实现预监功能，其独立于视频处理输出子卡。如此一来则会导致资源利用不够高，并影响设备的灵活性，应用不方便。另外，用户需要准备的子卡种类多，增加了生产成本和使用成本。

实用新型内容

为了解决至少部分上述问题，本实用新型的实施例提供一种背板以及一种视频处理设备。

一方面，本实用新型实施例提供的一种背板，包括：电路板；矩阵交换电路，设置在所述电路板上；多个输入端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；以及多个输出端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；其中，所述多个输入端连接器还经由所述矩阵交换电路依次级联且最末一级输入端连接器经由所述矩阵交换电路连接至所多个输出端连接器中的第一输出端连接器；所述多个输出端连接器的至少一个第二输出端连接器还分别经由所述矩阵交换电路连接至所述第一输出端连接器。

上述技术方案通过对背板进行特定的硬件电路设计，实现了与输出端连接器连接的输出子卡既可作为视频流输出卡使用也可作为视频流预监卡使用，实现了两种模式中自由切换，提升了设备的灵活性和资源利用率，也降低了成本。

在本实用新型的一个实施例中，所述背板还包括：主控电路，连接所述矩阵交换电路；可编程逻辑器件，设置在所述电路板上且连接所述主控电路；多个第一PHY芯片，设置在所述电路板上且分别连接所述可编程逻辑器件，所述多个第一PHY芯片还一一对应连接所述多个输入端连接器；以及多个第二PHY芯片，设置在所述电路板上且分别连接所述可编程逻辑器件，所述多个第二PHY芯片还一一对应连接所述多个输出端连接器。

在本实用新型的一个实施例中，每个所述输入端连接器包括输入端视频流接口、输入端预监流输入接口、输入端预监流输出接口和输入端控制信号接口；所述输入端视频流接口、所述输入端预监流输入接口和所述输入端预监流输出接口分别连接所述矩阵交换电路；所述多个输入端连接器中的所述输入端控制信号接口一一对应连接所述多个第一PHY芯片；所述多个输入端连接器中的后一级输入端连接器的所述输入端预监流输入接口经由所述矩阵交换电路连接所述多个输入端连接器中的前一级输入端连接器的所述输入端预监流输出接口，所述最末一级输入端连接器的所述输入端预监流输出接口经由所述矩阵交换电路连接到所述第一输出端连接器。

在本实用新型的一个实施例中，每个所述输出端连接器包括输出端视频流接口、输出端预监流输出接口和输出端控制信号接口；所述输出端视频流接口和所述输出端预监流输出接口分别连接所述矩阵交换电路；所述多个输出端连接器的所述输出端控制信号接口一一对应连接所述多个第二PHY芯片；所述多个输出端连接器的所述至少一个第二输出端连接器的所述输出端预监流输出接口分别经由所述矩阵交换电路连接至所述第一输出端连接器的所述输出端视频流接口；所述最末一级输入端连接器的所述输入端预监流输出接口经由所述矩阵交换电路连接到所述第一输出端连接器的所述输出端视频流接口。

在本实用新型的一个实施例中，所述主控电路包括微控制器，所述微控制器通过SPI总线连接所述矩阵交换电路；所述可编程逻辑器件通过可变静态存储控制器总线连接所述主控电路。

在本实用新型的一个实施例中，所述背板还包括第二电路板，所述主控电路设置在所述第二电路板上，所述背板还包括控制信号输出接口，所述控制信号输出接口设置在所述第二电路板上且连接所述主控电路；所述背板还包括主控电路连接器，所述主控电路连接器设置在所述电路板上且连接所述矩阵交换电路和所述可编程逻辑器件；所述主控电路通过所述控制信号输出接口连接至所述主控电路连接器。

另一方面，本实用新型实施例提供的一种视频处理设备，包括：如前述的背板；输入子卡，连接至所述背板的所述多个输入端连接器的部分或全部；以及输出子卡，连接至所述背板的所述多个输出端连接器中的部分或全部。

在本实用新型的一个实施例中，所述输入子卡包括：视频输入接口；视频解码芯片，连接所述视频输入接口；第二可编程逻辑器件，连接所述视频解码芯片；第二微控制器，连接所述第二可编程逻辑器件和所述视频解码芯片；第三PHY芯片，连接所述第二微控制器；以及输入子卡连接器，连接所述可编程逻辑器件和所述第三PHY芯片；其中，所述输入子卡通过所述输入子卡连接器连接所述多个输入端连接器的一个输入端连接器。

在本实用新型的一个实施例中，所述输入子卡连接器包括：输入子卡控制信号接口、输入子卡视频流接口、输入子卡预监流输入接口和输入子卡预监流输出接口；所述输入子卡控制信号接口连接所述第三PHY芯片，所述输入子卡视频流接口、所述输入子卡预监流输入接口和所述输入子卡预监流输出接口分别连接所述第二可编程逻辑器件；所述输入子卡控制信号接口连接与其对应的所述输入端连接器的所述输入端控制信号接口；所述输入子卡视频流接口连接与其对应的所述输入端连接器的所述输入端视频流接口；所述输入子卡预监流输入接口连接与其对应的所述输入端连接器的所述输入端预监流输入接口；所述输入子卡预监流输出接口连接与其对应的所述输入端连接器的所述输入端预监流输出接口。

在本实用新型的一个实施例中，所述输出子卡包括：输出子卡连接器；第三可编程逻辑器件连接所述输出子卡连接器；第四可编程逻辑器件连接所述输出子卡连接器和所述第三可编程逻辑器件；第三微控制器，连接所述第三可编程逻辑器件和所述第四可编程逻辑器件；第四PHY芯片，连接所述输出子卡连接器和所述第三微控制器；视频编码芯片，连接所述第三微控制器；以及视频输出接口，连接所述视频编码芯片；所述输出子卡通过所述输出子卡连接器连接所述多个输出端连接器中的一个输出端连接器。

在本实用新型的一个实施例中，所述输出子卡连接器包括：输出子卡控制信号接口、输出子卡视频流接口和输出子卡预监流输出接口；所述输出子卡控制信号接口连接所述第四PHY芯片，所述输出子卡视频流接口连接所述第三可编程逻辑器件；所述输出子卡预监流输出接口连接所述第四可编程逻辑器件；所述输出子卡控制信号接口连接与其对应的所述输出端连接器的所述控制信号接口，所述输出子卡视频流接口连接与其对应的所述输出端连接器的所述输出端视频流输出接口；所述输出子卡预监流输出接口连接与其对应的所述输出端连接器的所述输出端预监流输入接口。

上述技术方案可以具有如下一个或多个优点或有益效果：通过对背板进行特定的硬件电路设计，实现了与输出端连接器连接的输出子卡既可作为视频流输出卡使用也可作为视频流预监卡使用，实现了两种模式中自由切换，提高对现场的掌控力度，提高了设备的灵活性，丰富了现场人员解决问题的途径，降低了设备的使用成本。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本实用新型第一实施例提供的一种背板的结构示意图。

图1b为本实用新型第一实施例提供的另一种背板的结构示意图。

图2为图1b中示出的背板的具体结构。

图3为本实用新型第一实施例提供的又一种背板的结构示意图。

图4为与图3中示出的背板相配的第二电路板的结构示意图；

图5为本实用新型第二实施例的一种视频处理设备的结构示意图。

图6为图5中示出的输入子卡的结构示意图。

图7为图5中示出的输出子卡的结构示意图。

图8a-8b为图5中示出的视频处理设备的部分元器件的部分电路连接关系示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

第一实施例

如图1a所示，本实用新型第一实施例中提供了一种背板110，其用于视频处理设备，实现输入子卡到输出子卡的数据交换、工作模式的切换等。具体地，背板110包括：电路板111、矩阵交换电路112、多个输入端连接器(1141、1142、...、114M，其中M为正整数)、多个输出端连接器(1151、1152、...、115N，其中N为正整数)。

电路板111典型地为印制电路板(Printed Circuit Board，PCB)，其是电子元器件的支撑体，是电子元器件电气连接的载体。

矩阵交换电路112设置在所述电路板111上。矩阵交换电路112例如包括高速矩阵交换芯片如CrossPoint Switch芯片等。矩阵交换电路112包括多个输入端口和多个输出端口，矩阵交换电路112可在控制信号的控制下将一个或多个输入端口接收到的数据传输至一个或多个输出端口，实现数据的交换。

多个输入端连接器(1141、1142、...、114M)设置在所述电路板111上且分别连接所述矩阵交换电路112。多个输入端连接器(1141、1142、...、114M)的每个输入端连接器可连接一个输入子卡，以实现输入子卡与背板110之间的数据传输。优选地，每个输入端连接器可为一个接插件，这样有利于输入子卡的快速插入和拆装。具体地，输入端连接器例如为高密接插件。优选地，矩阵交换电路112例如通过串化器/解串器总线(SERDES)等高速串行总线连接多个输入端连接器(1141、1142、...、114M)。

多个输出端连接器(1151、1152、...、115N)设置在所述电路板111上且分别连接矩阵交换电路112。多个输出端连接器(1151、1152、...、115N)的每个输出端连接器可连接一个输出子卡，以实现输出子卡与背板110之间的数据传输。优选地，每个输出端连接器可为一个接插件，这样有利于输出子卡的快速插入和拆装。具体地，输出端连接器例如为高密接插件。优选地，矩阵交换电路112例如通过SERDES等高速串行总线连接多个输出端连接器(1151、1152、...、115N)。这样一来，就可以实现M个输入子卡向N个输出子卡之间的数据的任意交换。

此外，如图1a所述，所述多个输入端连接器(1141、1142、...、114M)还经由所述矩阵交换电路112依次级联例如输入端连接器1141、1142、...、114M依次连接，且最末一级输入端连接器114M经由所述矩阵交换电路112连接至所多个输出端连接器中的第一输出端连接器115N。这样一来，当第一输出端连接器115N上的输出子卡被配置用于预监功能时，第一输出端连接器115N上的输出子卡即可接收所述多个输入端连接器(1141、1142、...、114M)传输过来的一个或多个输入子卡的视频流以预监输入信号。另外，如图1a所示，所述多个输出端连接器(1151、1152、...、115N)的至少一个第二输出端连接器例如1151、1152、...还分别经由所述矩阵交换电路112连接至所述第一输出端连接器115N。这样一来，当第一输出端连接器115N上的输出子卡被配置用于预监功能时，第一输出端连接器115N上的输出子卡即可接收所述多个输出端连接器1141、1142、...、(第一输出端连接器115N除外)传输过来的一个或多个输出子卡的视频流以预监输出信号。

优选地，如图1b所示，背板110还可以包括可编程逻辑器件113、主控电路118、多个第一PHY芯片(1161、1162、...、116M)、多个第二PHY芯片(1171、1172、...、 117N)。

主控电路118例如通过SPI等串行总线连接所述矩阵交换电路112。主控电路118例如包括微控制器，其向矩阵交换电路112发送控制信号(或称切换指令)以控制矩阵交换电路112实现输入数据和输出数据的交换以及预监视频流的控制等。微控制器的型号例如为STM32F429。主控电路118可例如连接外部设备如计算机，以控制矩阵交换电路112对输入数据、输出数据切换，实现不同的视频流控制功能。此处值得一提的是，主控电路118可以设置在背板110的电路板111上，也可以子卡形与在背板 110连接，连接形式不限。

可编程逻辑器件113设置在所述电路板111上，且例如优选为通过可变静态存储控制器(Flexible Static Memory Controller，FSMC)总线连接所述主控电路118。可编程逻辑器件113可例如为FPGA(Field Programmable Gate Array，即现场可编程门阵列)，其主要用于控制信号和参数的传输与处理，将从主控电路118获得的控制信号和参数通过PHY芯片发送至相应的输入端连接器和输出端连接器。可编程逻辑器件113的型号例如为EP4CE30F29C8N。

多个第一PHY芯片(1161、1162、...、116M)设置在所述电路板111上且分别连接所述可编程逻辑器件113，多个第一PHY芯片(1161、1162、...、116M)还一一对应连接多个输入端连接器(1141、1142、...、114M)。多个第二PHY芯片(1171、1172、...、 117N)设置在所述电路板111上且分别连接所述可编程逻辑器件113，多个第二PHY 芯片(1171、1172、...、117N)还一一对应连接多个输出端连接器(1151、1152、...、115N)。为了提高视频处理设备的数据传输速率，优选地，多个第一PHY芯片(1161、1162、...、 116M)和多个第二PHY芯片(1171、1172、...、117N)分别为百兆网物理层收发器或千兆网物理层收发器。

具体地，如图2所示，每个所述输入端连接器例如包括输入端视频流接口、输入端预监流输入接口、输入端预监流输出接口和输入端控制信号接口。所述输入端视频流接口、所述输入端预监流输入接口和所述输入端预监流输出接口分别连接所述矩阵交换电路112。所述多个输入端连接器(1141、1142、...、114M)中的所述输入端控制信号接口一一对应连接所述多个第一PHY芯片(1161、1162、...、116M)，例如输入端连接器1141的输入端控制信号接口11414连接第一PHY芯片1161，输入端连接器1142 的输入端控制信号接口11424连接第一PHY芯片1162。所述多个输入端连接器(1141、 1142、...、114M)中的后一级输入端连接器的所述输入端预监流输入接口经由所述矩阵交换电路112连接所述多个输入端连接器中的前一级输入端连接器的所述输入端预监流输出接口，所述最末一级输入端连接器的所述输入端预监流输出接口经由所述矩阵交换电路连接到所述第一输出端连接器。举例来说，输入端连接器1142的所述输入端预监流输入接口11422经由所述矩阵交换电路112连接输入端连接器1141的所述输入端预监流输出接口11413，以此类推。最末一级输入端连接器114M的所述输入端预监流输出接口114M3经由所述矩阵交换电路112连接到所述第一输出端连接器115N的输出端视频流输出接口115N1。这样一来将所述多个输入端连接器(1141、1142、...、 114M)连接的一个或多个输入子卡上需要预监的预监流进行级联并传输到第一输出端连接器115N的输出端视频流输出接口115N1以进行预监，这样可以单独对所述多个输入端连接器(1141、1142、...、114M)连接的每个输入子卡进行预监，也可以同时对多个输入子卡进行预监。当然，此处值得一提的是，也可以单独将所述多个输入端连接器(1141、1142、...、114M)连接的每个输入子卡上需要预监的预监流分别传输到第一输出端连接器115N的输出端视频流输出接口115N1以进行预监，但是则需要更多的输出端视频流输出接口115N1接口来实现多个输入子卡的预监流的预监。

承上述，如图2所示，每个所述输出端连接器包括输出端视频流接口、输出端预监流输出接口和输出端控制信号接口。所述输出端视频流接口和所述输出端预监流输出接口分别连接所述矩阵交换电路112。所述多个输出端连接器(1151、1152、...、115N) 的所述输出端控制信号接口一一对应连接所述多个第二PHY芯片(1171、1172、...、 117N)，例如输出端连接器1151的输出端控制信号接口11512连接第二PHY芯片1171。所述多个输出端连接器(1151、1152、...、115N)的所述至少一个第二输出端连接器(也即除第一输出端连接器之外的输出端连接器)的所述输出端预监流输出接口分别经由所述矩阵交换电路112连接至所述第一输出端连接器115N的所述输出端视频流接口 115N1。所述最末一级输入端连接器114M的所述输入端预监流输出接口114M3经由所述矩阵交换电路112连接到所述第一输出端连接器115N的所述输出端视频流接口 115N1。

此外，在本实用新型的另一个实施例中，主控电路118不设置是背板110上，其也以单一的板卡形式连接至背板110上。具体地，如图3所示，电路板111上设置有主控电路连接器119。所述主控电路连接器119连接所述矩阵交换电路112和所述可编程逻辑器件113。主控电路连接器119典型地为接插件，如高密接插件。如图4所示，背板110还包括第二电路板170。主控电路118设置在第二电路板170上。所述背板110还包括控制信号输出接口171，所述控制信号输出接口171设置在所述第二电路板170上且连接主控电路118的微控制器。此外，第二电路板170上还设置有通信接口173，以用于与外部设备例如上位机通信，例如对背板110进行配置。

第二实施例

如参见图5，本实用新型第二实施例提供了一种视频处理设备100。视频处理设备100例如包括：背板、输入子卡130和输出子卡150。此处的背板例如为上述第一实施例中的背板110。输入子卡130可为一个或多个，其连接例如插接至背板110的多个输入端连接器(1141、1142、...、114M)中的部分或全部。输出子卡150也可以为一个或多个，其连接例如插接至背板110的多个输出端连接器(1151、1152、...、115N)。

输入子卡130主要是用于视频图像的接入和预处理(像伽玛变换、色域转换、滤波等)操作。如图6所示，所述输入子卡包括：视频输入接口131、视频解码芯片132、编程逻辑器件133、微控制器134、第三PHY芯片135、输入子卡连接器136。视频输入接口131可例如为HDMI、DVI、SDI等标准视频接口，以接收外部输入视频源的视频流。

视频解码芯片132连接视频输入接口131和微控制器134，用于在微控制器134 的控制下对接收到的视频流进行解码并将解码后的视频流传输至可编程逻辑器件133。此处值得一提的是，视频输入接口131可为一个或多个，视频解码芯片132也可以为一个或多个。

可编程逻辑器件133例如为FPGA，其连接所述视频解码芯片132、微控制器134 和输入子卡连接器136。可编程逻辑器件133在微控制器134的控制下对从视频解码芯片132获得的视频流进行处理例如伽玛变换、色域转换、滤波等，并将处理后的视频流通过输入子卡连接器136输出；另外，可编程逻辑器件133还通过输入子卡连接器136接收来来自于外部的预监视频流进行处理例如缩放等，并将处理后的视频流通过输入子卡连接器136输出。

第三PHY芯片135连接所述微控制器134和输入子卡连接器136，以通过输入子卡连接器136获取来自主控电路118的控制信号并将所述控制信号传输至微控制器 135，以控制相应的视频流、处理和输入输出。

输入子卡连接器136可例如为接插件，比如高密接插件，以利于输入子卡130的快速拆装。所述输入子卡130通过所述输入子卡连接器136连接所述多个输入端连接器(1141、1142、...、114M)的一个输入端连接器例如输入端连接器1141。

具体地，所述输入子卡连接器136包括：输入子卡控制信号接口1364、输入子卡视频流接口1361、输入子卡预监流输入接口1362和输入子卡预监流输出接口1363。所述输入子卡控制信号接口1364连接所述第三PHY芯片135，输入子卡视频流接口 1361、输入子卡预监流输入接口1362和输入子卡预监流输出接口1363分别连接可编程逻辑器件133。所述输入子卡控制信号接口1364连接与其对应的所述输入端连接器的所述输入端控制信号接口例如输入端连接器1141的输入端控制信号接口11414。所述输入子卡视频流接口1361连接与其对应的所述输入端连接器的所述输入端视频流接口例如输入端连接器1141的输入端视频流接口11411；所述输入子卡预监流输入接口1362连接与其对应的所述输入端连接器的所述输入端预监流输入接口例如输入端连接器1141的输入端预监流输入接口11412；输入子卡预监流输出接口1363连接与其对应的所述输入端连接器的所述输入端预监流输出接口例如输入端连接器1141的输入端预监流输入接口11413。

承上述，输出子卡150主要用于视频后处理操作例如图像缩放、图像叠加等操作。如图7所示，输出子卡150例如包括：输出子卡连接器151、可编程逻辑器件152、可编程逻辑器件153、微控制器154、第四PHY芯片155、视频编码芯片156以及视频输出接口157。

输出子卡连接器151可例如为接插件，比如高密接插件，以利于输入子卡150的快速拆装。所述输出子卡150通过所述输出子卡连接器151连接所述多个输出端连接器(1151、1152、...、115N)的一个输出端连接器例如输出端连接器1151。

可编程逻辑器件152连接所述输出子卡连接器151以通过输出子卡连接器151传输视频流。可编程逻辑器件152的型号例如为XC425T，主要用于对收到的视频流进行处理例如缩放等。可编程逻辑器件153的型号也可以例如为XC425T，其连接输出子卡连接器151和可编程逻辑器件152，主要用于对可编程逻辑器件152处理后输出的视频流进行处理例如叠加等，并将处理后的视频流传输至视频编码芯片156进行编码后通过视频输出接口157输出，和/或将处理后的预监视频流通过输出子卡连接器151 以输出。

微控制器156例如为MCU，其用于通过第四PHY芯片155接收控制信号和参数以控制可编程逻辑器件152、可编程逻辑器件153和视频编码芯片156等。

第四PHY芯片155连接所述输出子卡连接器151和微控制器154以传输控制信号和参数。

视频编码芯片156还连接视频输出接口157以对需要输出的视频流进行编码。

视频输出接口157例如为HDMI、DVI、SDI等标准视频接口，以输出处理后的视频流。

具体地，如图7所示，所述输出子卡连接器151例如包括：输出子卡控制信号接口1512、输出子卡视频流接口1511和输出子卡预监流输出接口1513。所述输出子卡控制信号接口1512连接所述第四PHY芯片135。所述输出子卡视频流接口1511连接可编程逻辑器件152，输出子卡预监流输出接口1513连接可编程逻辑器件153；所述输出子卡控制信号接口1512连接与其对应的所述输出端连接器的所述控制信号接口例如输出端连接器1151的所述控制信号接口11512，所述输出子卡视频流接口1511 连接与其对应的所述输出端连接器的所述输出端视频流输出接口例如输出端连接器 1151的输出端视频流输出接口11511。输出子卡预监流输出接口1513连接与其对应的所述输出端连接器的所述输出端预监流输入接口例如输出端连接器1151的所述输出端预监流输入接口11513。

另外，参加图8a至图8b，其为视频处理设备100的部分元器件的部分电路连接关系示意图；其中，图8a为背板110的可编程逻辑器件113的部分电路连接关系示意图，图8b为输出子卡150的可编程逻辑器件152/153的部分电路连接关系示意图。

为便于更清楚地理解本实施例的视频处理设备100，下面将对其工作原理进行大致说明如下：

1、输出子卡实现视频输出功能

背板110的主控电路118发送控制信号至可编程逻辑器件113，并通过可编程逻辑器件113与分别连接在多个输入端连接器(1141、1142、...、114M)和多个输出端连接器(1151、1152、...、115N)的输入子卡和输出子卡进行数据传输。矩阵交换电路112 接到主控电路118下发的切换指令，将连接到输入端连接器的对应的输入子卡上的数据切换到连接到输出端连接器的对应的输出子卡上，以实现视频输出。

2、输出子卡实现视频预监功能

背板110的主控电路118发送控制信号至可编程逻辑器件113，并通过可编程逻辑器件113与分别连接在多个输入端连接器(1141、1142、...、114M)和多个输出端连接器(1151、1152、...、115N)的输入子卡和输出子卡进行数据传输。矩阵交换电路112 接到主控电路118下发的控制指令，将连接到输入端连接器的对应的一个或多个输入子卡上的预监视频流级联到最后一级输入端连接器，并切换到多个输出端连接器的一个输出端连接器例如115N对应的输出子卡上，以实现输入子卡的输入视频流的预监。另外，矩阵交换电路112接到主控电路118下发的控制指令将连接输出端连接器的对应的一个或多个输出子卡上的预监视频流分别传输到输出端连接器例如115N对应的输出子卡上，实现输出子卡的输出视频流的预监。

综上所述，本实施例通过对背板进行特定的硬件电路设计实现了与输出端连接器连接的输出子卡既可作为视频流输出卡使用也可作为视频流预监卡使用。也即，将现有技术中的输出卡的视频处理功能和预监卡的预监功能集成在一个输出端连接器连接的一个输出子卡上，其根据现场实际需要对其进行控制，实现分时复用预监功能和的视频处理输出功能，灵活支撑现场需求。例如当现场输出子卡不够用的情况下，可以将该输出子卡配置为输出子卡模式，作为普通的输出子卡使用；当输出子卡够用的情况下，可将该输出子卡设置为预监(MVR)模式，作为预监子卡使用，以便对现场的各路输入信号、输出信号和预编辑结果进行实时监控。这样一来，实现了两种模式中自由切换，提高对现场的掌控力度，提高了设备的灵活性和资源利用率，丰富了现场人员解决问题的途径，降低了设备的成本。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种背板，其特征在于，包括：

电路板；

矩阵交换电路，设置在所述电路板上；

多个输入端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；以及

多个输出端连接器，设置在所述电路板上且分别连接所述矩阵交换电路；

其中，所述多个输入端连接器还经由所述矩阵交换电路依次级联且最末一级输入端连接器经由所述矩阵交换电路连接至所多个输出端连接器中的第一输出端连接器；所述多个输出端连接器的至少一个第二输出端连接器还分别经由所述矩阵交换电路连接至所述第一输出端连接器。

2.根据权利要求1所述的背板，其特征在于，还包括：

主控电路，连接所述矩阵交换电路；

可编程逻辑器件，设置在所述电路板上且连接所述主控电路；

多个第一PHY芯片，设置在所述电路板上且分别连接所述可编程逻辑器件，所述多个第一PHY芯片还一一对应连接所述多个输入端连接器；以及

多个第二PHY芯片，设置在所述电路板上且分别连接所述可编程逻辑器件，所述多个第二PHY芯片还一一对应连接所述多个输出端连接器。

3.根据权利要求2所述的背板，其特征在于，每个所述输入端连接器包括输入端视频流接口、输入端预监流输入接口、输入端预监流输出接口和输入端控制信号接口；所述输入端视频流接口、所述输入端预监流输入接口和所述输入端预监流输出接口分别连接所述矩阵交换电路；所述多个输入端连接器中的所述输入端控制信号接口一一对应连接所述多个第一PHY芯片；所述多个输入端连接器中的后一级输入端连接器的所述输入端预监流输入接口经由所述矩阵交换电路连接所述多个输入端连接器中的前一级输入端连接器的所述输入端预监流输出接口，所述最末一级输入端连接器的所述输入端预监流输出接口经由所述矩阵交换电路连接到所述第一输出端连接器。

4.根据权利要求3所述的背板，其特征在于，每个所述输出端连接器包括输出端视频流接口、输出端预监流输出接口和输出端控制信号接口；所述输出端视频流接口和所述输出端预监流输出接口分别连接所述矩阵交换电路；所述多个输出端连接器的所述输出端控制信号接口一一对应连接所述多个第二PHY芯片；所述多个输出端连接器的所述至少一个第二输出端连接器的所述输出端预监流输出接口分别经由所述矩阵交换电路连接至所述第一输出端连接器的所述输出端视频流接口；所述最末一级输入端连接器的所述输入端预监流输出接口经由所述矩阵交换电路连接到所述第一输出端连接器的所述输出端视频流接口。

5.根据权利要求2至4任意一项所述的背板，其特征在于，所述背板还包括第二电路板，所述主控电路设置在所述第二电路板上，所述背板还包括控制信号输出接口，所述控制信号输出接口设置在所述第二电路板上且连接所述主控电路；所述背板还包括主控电路连接器，所述主控电路连接器设置在所述电路板上且连接所述矩阵交换电路和所述可编程逻辑器件；所述主控电路通过所述控制信号输出接口连接至所述主控电路连接器。

6.一种视频处理设备，其特征在于，包括：

根据权利要求4至5任意一项所述的背板；

输入子卡，连接至所述背板的所述多个输入端连接器的部分或全部；以及

输出子卡，连接至所述背板的所述多个输出端连接器中的部分或全部。

7.根据权利要求6所述的视频处理设备，其特征在于，所述输入子卡包括：

视频输入接口；

视频解码芯片，连接所述视频输入接口；

第二可编程逻辑器件，连接所述视频解码芯片；

第二微控制器，连接所述第二可编程逻辑器件和所述视频解码芯片；

第三PHY芯片，连接所述第二微控制器；以及

输入子卡连接器，连接所述可编程逻辑器件和所述第三PHY芯片；

其中，所述输入子卡通过所述输入子卡连接器连接所述多个输入端连接器的一个输入端连接器。

8.根据权利要求7所述的视频处理设备，其特征在于，所述输入子卡连接器包括：输入子卡控制信号接口、输入子卡视频流接口、输入子卡预监流输入接口和输入子卡预监流输出接口；所述输入子卡控制信号接口连接所述第三PHY芯片，所述输入子卡视频流接口、所述输入子卡预监流输入接口和所述输入子卡预监流输出接口分别连接所述第二可编程逻辑器件；所述输入子卡控制信号接口连接与其对应的所述输入端连接器的所述输入端控制信号接口；所述输入子卡视频流接口连接与其对应的所述输入端连接器的所述输入端视频流接口；所述输入子卡预监流输入接口连接与其对应的所述输入端连接器的所述输入端预监流输入接口；所述输入子卡预监流输出接口连接与其对应的所述输入端连接器的所述输入端预监流输出接口。

9.根据权利要求6所述的视频处理设备，其特征在于，所述输出子卡包括：

输出子卡连接器；

第三可编程逻辑器件连接所述输出子卡连接器；

第四可编程逻辑器件连接所述输出子卡连接器和所述第三可编程逻辑器件；

第三微控制器，连接所述第三可编程逻辑器件和所述第四可编程逻辑器件；

第四PHY芯片，连接所述输出子卡连接器和所述第三微控制器；

视频编码芯片，连接所述第三微控制器；以及

视频输出接口，连接所述视频编码芯片；

所述输出子卡通过所述输出子卡连接器连接所述多个输出端连接器中的一个输出端连接器。

10.根据权利要求9所述的视频处理设备，其特征在于，所述输出子卡连接器包括：输出子卡控制信号接口、输出子卡视频流接口和输出子卡预监流输出接口；所述输出子卡控制信号接口连接所述第四PHY芯片，所述输出子卡视频流接口连接所述第三可编程逻辑器件；所述输出子卡预监流输出接口连接所述第四可编程逻辑器件；所述输出子卡控制信号接口连接与其对应的所述输出端连接器的所述控制信号接口，所述输出子卡视频流接口连接与其对应的所述输出端连接器的所述输出端视频流输出接口；所述输出子卡预监流输出接口连接与其对应的所述输出端连接器的所述输出端预监流输入接口。

Images