CN211479625U

CN211479625U - 一种像素驱动电路

Info

Publication number: CN211479625U
Application number: CN201922250161.7U
Authority: CN
Inventors: 罗敬凯
Original assignee: Fujian Huajiacai Co Ltd
Current assignee: Fujian Huajiacai Co Ltd
Priority date: 2019-12-16
Filing date: 2019-12-16
Publication date: 2020-09-11
Anticipated expiration: 2029-12-16

Abstract

一种像素驱动电路，其中像素电路包括薄膜晶体管T1、T2、T3，电容C1、C2，所述T1的源极与片上电压OVDD和电容C2的一端连接，栅极接第一扫描信号，漏极与T2的源极连接；所述T2的栅极与C1的一端和T3的漏极连接，漏极与C1的另一端和C2的另一端连接；所述T3的栅极与第二扫描信号连接，T3的源极与data线连接。本实用新型通过data线共用，减少data数据线，进而可以减少IC的引脚线，因此节省IC成本以及降低Layout设计难度。还能使得面板上像素的TFT总数量减少，可减小像素的大小，实现超高解析度。同时电路能够有效地消除和降低Vth差异及OVDD的RC loading所带来的影响，增强面板显示均匀性。

Description

一种像素驱动电路

技术领域

本实用新型涉及面板设计，尤其涉及一种高PPI的像素电路及驱动方法设计。

背景技术

OLED(Organic Light Emitting Diode，有机发光二极管)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在OLED显示器面板中，sub_pixel(R,G,B)以m行和 n列的像素阵列，每一像素(pixel)通常采用由3个sub_pixel组成，而且每一个sub_pixel都需要一条data数据线提供相对应的电压。目前OLED所使用像素补偿电路4T2C较为复杂，每一个像素需要三个子像素补偿电路，像素的总TFT数量较多，在一定程度上限制了高分辨率的显示器设计。

另外高分辨率的显示面板需要更多data数据线，一方面加大IC驱动设计难度，另一方面加大layout设计难度；同时有可能造成生产成本也会随着加大。

有鉴于此，如何设计一种用于高PPI显示面板，降低设计难度以及成本是业内相关技术人员亟待解决的一项课题。

发明内容

因此，需要提供一种新的OLED面板结构设计，达到改进电容区的透光率更多的提高产品透明度的技术效果。

为实现上述目的，发明人提供了一种像素驱动电路，包括薄膜晶体管T1、 T2、T3，电容C1、C2，所述T1的源极与片上电压OVDD和电容C2的一端连接，栅极接第一扫描信号，漏极与T2的源极连接；所述T2的栅极与C1的一端和T3的漏极连接，漏极与C1的另一端和C2的另一端连接；所述T3的栅极与第二扫描信号连接，T3的源极与data线连接；所述T2的漏极还通过像素模块正端连接，像素模块的负端接片上电压OVSS；所述像素模块包括并联的第一像素模块和第二像素模块，第一像素模块包括薄膜晶体管T4和第一子像素， T4的栅极接第三扫描信号，第二像素模块包括薄膜晶体管T5和第二子像素， T5的栅极接第四扫描信号。

具体地，像素模块还包括并联的第三像素模块，第三像素模块包括薄膜晶体管T6和第三子像素，T6的栅极接第五扫描信号。

具体地，所述子像素的空间排列方式为，R子像素与G子像素设置在像素区的左上侧与左下侧，B子像素设置在像素区的右侧。

本实用新型通过data线共用，减少data数据线，进而可以减少IC的引脚线，因此节省IC成本以及降低Layout设计难度。还能使得面板上像素的 TFT总数量减少，可减小像素的大小，实现超高解析度。同时电路能够有效地消除和降低Vth差异及OVDD的RC loading所带来的影响，增强面板显示均匀性。

附图说明

图1为具体实施方式所述的像素驱动电路示意图；

图2为具体实施方式所述的阶段I示意图；

图3为具体实施方式所述的阶段II示意图；

图4为具体实施方式所述的阶段III示意图；

图5为具体实施方式所述的阶段IV示意图；

图6为具体实施方式所述的阶段V示意图；

图7为具体实施方式所述的阶段VI示意图；

图8为具体实施方式所述的阶段VII示意图；

图9为具体实施方式所述的阶段VII示意图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

图1是本实用新型的一种像素驱动电路，包括薄膜晶体管T1、T2、T3，电容C1、C2，所述T1的源极与片上电压OVDD和电容C2的一端连接，栅极接第一扫描信号，漏极与T2的源极连接；所述T2的栅极与C1的一端和T3的漏极连接，漏极与C1的另一端和C2的另一端连接；所述T3的栅极与第二扫描信号连接，T3的源极与data线连接；所述T2的漏极还通过像素模块正端连接，像素模块的负端接片上电压OVSS；所述像素模块包括并联的第一像素模块和第二像素模块，第一像素模块包括薄膜晶体管T4和第一子像素，T4的栅极接第三扫描信号，第二像素模块包括薄膜晶体管T5和第二子像素，T5的栅极接第四扫描信号。从图中可以看到，我们的像素单元包括RGB三个子像素，其中R、G子像素设置在像素单元中的左上、左下部分，B子像素设置在像素单元的右侧。在电路单元中，我们以整合第一像素模块、第二像素模块至同一个并联关系中。而在其他一些实施例中，像素模块还包括并联的第三像素模块，第三像素模块包括薄膜晶体管T6和第三子像素，T6的栅极接第五扫描信号(图中未示出)。第五扫描信号用于控制T6从而开关第三子像素所在支路，具体的设置方式类似图中第一像素模块、第二像素模块设置。

我们继续以图1为例，以子像素R、G并联情况下的电路为例，关闭非预设像素模块的支路，进行：

复位阶段，第一扫描信号、第二扫描信号高电平，预设像素模块支路开启，data线无信号；

补偿阶段，第一扫描信号、第二扫描信号保持高电平，预设像素模块支路关闭，data线无信号；

写入阶段，第一扫描信号低电平，第二扫描信号保持，预设像素模块支路关闭，data线写入数据信号；

发光阶段，第一扫描信号高电平，第二扫描信号低电平，预设像素模块支路打开，data线无信号。

具体在如图2-如5所示的实施例这种：

当只让R子像素发光时：完成阶段I-阶段IV；scan4在该时段均关闭。

阶段I：复位阶段，Scan1，2，3均为高电压，T1,T3,T4开启,Scan4低电压，T5关闭；Data写入Vref电压，让T2处于开启状态，这样OLED_R有一个极短时间内发光，由于时间较短，人眼识别不出来。各点对应电压：VG＝Vref，VS＝VOLED_R+OVSS；电路及波形如图2所示。

阶段II：补偿阶段，Scan1,2持续写入高电压，T1，T3开启，此时data 电压保持Vref高电平，T2开启。OVDD_R持续写入给S点充电至Vref-Vth,T2 关闭,完成Vth提取。此时各个点电压为：VG＝Vref,VS＝Vref-Vth；电路及波形如图3所示。

阶段III：写入阶段，Scan1,3,4写入低电压，T1,T4，T5关闭，Scan2 保持高电压，T3导通；此时data电压写入Vdata电压。通过电容C1及C2的耦合作用，G点变化影响S点变化。此时各个点电压为：VS＝Vref-Vth+ (Vdata-Vref)*C1/(C1+C2)，VG＝Vdata；电路及波形如图4所示。

阶段IV：发光阶段，Scan1,3写入高电压，T1,4导通，Scan2，4低电压， T3,T5关闭.此时直流电压OVDD，通过驱动TFT2来让OLED_R发光此时各个点电压为：VS＝VOLED_R+OVSS，VG＝Vdata+【VOLED_R+OVSS-{Vref-Vth+ (Vdata-Vref)*C1/(C1+C2)}】；电路及波形如图5所示。

那么OLED_R的电流如下：

IOLED_R＝1/2μnCoxW/L(VGS-Vth)²；

将G，S电压代入公式得下：

IOLED_R＝1/2(μnCoxW/L){(Vref–Vdata)C2/(C1+C2}²

当只让G子像素发光时：完成阶段V-阶段VIII；在此阶段中scan3中均关闭，

阶段V：复位阶段，Scan1，2，4均为高电压，T1,T3,T5开启,Scan3低电压，T4关闭；Data写入Vref电压，让T2处于开启状态，这样OLED_G有一个极短时间内发光，由于时间较短，人眼识别不出来。各点对应电压： VG＝Vref，VS＝VOLED_G+OVSS；电路及波形如图6所示。

阶段VI：补偿阶段，Scan3,4低电平，T4,T5关闭；Scan1,2持续写入高电压，T1，T3开启，此时data电压保持Vref高电平，T2开启。OVDD持续写入给S点充电至Vref-Vth,T2关闭,完成Vth提取。此时各个点电压为：VG＝Vref, VS＝Vref-Vth。电路及波形如图7所示。

阶段VII：写入阶段，Scan1,3,4写入低电压，T1,T4，T5关闭，Scan2 保持高电压，T3导通；此时data电压写入Vdata电压。通过电容C1及C2的耦合作用，G点变化影响S点变化。此时各个点电压为：VS＝Vref-Vth+ (Vdata-Vref)*C1/(C1+C2)，VG＝Vdata。电路及波形如图8所示。

阶段VIII：发光阶段，Scan1,4写入高电压，T1,5导通，Scan2，3低电压，T3,T4关闭.此时直流电压OVDD，通过驱动TFT2来让OLED_G发光此时各个点电压为：VS＝VOLED_G+OVSS，VG＝Vdata+【VOLED_G+OVSS-{Vref-Vth+ (Vdata-Vref)*C1/(C1+C2)}】；电路及波形如图8所示。

那么OLED_G的电流如下：

IOLED_G＝1/2μnCoxW/L(VGS-Vth)²；

将G，S电压代入公式得下：

IOLED_G＝1/2(μnCoxW/L){(Vref–Vdata)C2/(C1+C2}²

(注μn为场效应迁移率，Cox为单位面积的绝缘层电容；W/L为TFT沟道宽度和长度)

从OLED_R及OLED_G的发光电流公式可以了解OLED电流只与Vdata，Vref 有关，其他参数相对固定；而且补偿电路已经消除Vth漂移,OLED寿命退化以及VDD差异的问题，另外从发光电流来看说明这种分布式驱动方式也是可行。

其他一些实施例中，当三个子像素并联时，在需要其中一个子像素发光的时候，其他支路的扫描信号去能，该其中一个子像素根据上述过程进行四个阶段即可。

综上，本实用新型通过data线共用，减少data数据线，进而可以减少 IC的引脚线，因此节省IC成本以及降低Layout设计难度。还能使得面板上像素的TFT总数量减少，可减小像素的大小，实现超高解析度。同时电路能够有效地消除和降低Vth差异及OVDD的RCloading所带来的影响，增强面板显示均匀性。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims

1.一种像素驱动电路，其特征在于，包括薄膜晶体管T1、T2、T3，电容C1、C2，所述T1的源极与片上电压OVDD和电容C2的一端连接，栅极接第一扫描信号，漏极与T2的源极连接；所述T2的栅极与C1的一端和T3的漏极连接，漏极与C1的另一端和C2的另一端连接；所述T3的栅极与第二扫描信号连接，T3的源极与data线连接；所述T2的漏极还通过像素模块正端连接，像素模块的负端接片上电压OVSS；所述像素模块包括并联的第一像素模块和第二像素模块，第一像素模块包括薄膜晶体管T4和第一子像素，T4的栅极接第三扫描信号，第二像素模块包括薄膜晶体管T5和第二子像素，T5的栅极接第四扫描信号。

2.根据权利要求1所述的像素驱动电路，其特征在于，像素模块还包括并联的第三像素模块，第三像素模块包括薄膜晶体管T6和第三子像素，T6的栅极接第五扫描信号。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述子像素的空间排列方式为，R子像素与G子像素设置在像素区的左上侧与左下侧，B子像素设置在像素区的右侧。