CN211429331U - 一种基于fpga检测lan信号的装置 - Google Patents

一种基于fpga检测lan信号的装置 Download PDF

Info

Publication number
CN211429331U
CN211429331U CN201922436803.2U CN201922436803U CN211429331U CN 211429331 U CN211429331 U CN 211429331U CN 201922436803 U CN201922436803 U CN 201922436803U CN 211429331 U CN211429331 U CN 211429331U
Authority
CN
China
Prior art keywords
connecting rod
fpga
cavity
bmc
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201922436803.2U
Other languages
English (en)
Inventor
王旻永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201922436803.2U priority Critical patent/CN211429331U/zh
Application granted granted Critical
Publication of CN211429331U publication Critical patent/CN211429331U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

本实用新型提供了基于FPGA检测LAN信号的装置,所述的装置包括:BMC,其一端与PCH的LPC接口信号连接,用于获取PCH中寄存器的状态;FPGA,其与BMC的UART接口连接,用于读取BMC中的debug信息。相比于现有技术中,等待开机之后再连接HOST端下达指令,本申请提供了一种更加快速及便利的验证服务器系统的LAN信号的装置,通过将FPGA、BMC、PCH互连快速获取LAN信号状态。

Description

一种基于FPGA检测LAN信号的装置
技术领域
本实用新型涉及网络技术领域,特别是涉及一种基于FPGA检测LAN信号的装置。
背景技术
随着服务器市场日渐庞大,服务器平台架构也越来越大,各式各样的处理器芯片、逻辑芯片、电源芯片也越来越多,也就使得LAN插槽的型式和数量越来越多样。
目前,硬件工程师在验证LAN信号时,需要进入到BIOS shell mode或者是进入到作业系统中才能透过相对应的指令来读取LAN的状态,主要是识别有没有抓到完整的LAN数量以及速度是否有达到SPEC的要求等,之后再对没有正常侦测到的LAN插槽进行debug。
使用上述的方法,其先决条件是需要等待开机完成,至少需要进入到BIOS画面才能够对系统下指令来读取LAN状态,逐个设备开机启动极其耗费时间,大大降低了检测的效率。
实用新型内容
本实用新型实施例中提供了一种基于FPGA检测LAN信号的装置,使用该装置,可以省略开机时间,大大提高了检测效率。
为了解决上述技术问题,本实用新型实施例公开了如下技术方案:
本实用新型提供了基于FPGA检测LAN信号的装置,所述的装置包括:
一BMC,其一端与PCH的LPC接口信号连接,用于获取PCH中寄存器的状态;
一FPGA,其与BMC的UART接口连接,用于读取BMC中的debug信息。
进一步的,所述的装置还包括一机械按键,该按键通过触发改变一个GPIO端口的电平高低,控制FPGA发送IPMI指令。
优选的,所述的机械按键还包括一回弹结构,用于在机械按键触发GPIO的电平改变后,实现机械按键的自动回位。
对于回弹结构,一种可以实现的回弹结构为:连杆、金属片、腔体和第一弹簧,其中,连杆上端固接按键下端,第一弹簧套置在按键和腔体入口之间的连杆上,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触。
本技术方案还提供了另一种可实现的回弹结构,包括连杆、金属片、腔体、挡块和第二弹簧,其中,连杆上端固接按键下端,挡块设置在腔体内壁上,第二弹簧套置在腔体入口和挡块之间的连杆上,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触。
进一步的,为了直观的显示LAN信号的状态,所述的装置还包括:
指示灯,该指示灯通过GPIO端口连接FPGA,通过以下状态指示LAN信号状态:单指示灯亮灭、单指示灯颜色变换、多指示灯分别指示不同状态。
上述技术方案的有益效果在于:相比于现有技术中,等待开机之后再连接HOST端下达指令,本申请提供了一种更加快速及便利的验证服务器系统的LAN信号的装置,通过将FPGA、BMC、PCH互连,基于按键的触发快速获取LAN信号状态,同时,指示灯的设置,可以直观显示LAN信号状态,一目了然,尤其适合Host端设备不足或是场地架设困难的情况。
此外,普通按键按下后无法回弹,当再次检测时,需要先将按键回复,本方案设计了回弹结构,能够保证按键触发后的及时回弹,节省了检测工序,提高了效率。
附图说明
了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的装置原理框图;
图2为本实用新型实施例提供的一种回弹结构的示意图;
图3为本实用新型实施例提供的另一种回弹结构的示意图;
其中:1按键,2连杆,3腔体,4挡齿,5金属片,6第一弹簧,7挡块,8第二弹簧。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型中的技术方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
为了更好的理解本实用新型的技术方案,下面对于一些技术名词进行阐述:
BMC(基板管理控制器),它可以在机器未开机的状态下,对机器进行固件升级、查看机器设备等一些操作。
LPC(低带宽装置),LPC总线通常和主板上的南桥物理相连,南桥在IBM PCAT平台上通常连接了一系列的“老旧”设备,例如两个可编程中断控制器,可编程计时器和两个ISADMA控制器。
FPGA,FPGA适合用来实现各种运算和组合逻辑(combinational logic)。
GPIO(通用型之输入输出的简称),其接脚可以供使用者由程控自由使用,PIN脚依现实考虑可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)。
参见图1,为本实用新型实施例提供的一种基于FPGA检测LAN信号的装置,所述的装置将PCH的LPC接口信号连接至BMC,再将BMC的UART界面连接至FPGA,FPGA再连接一个机械按键并设定为GPI,以及连接指示灯指示LAN信号状态。
LPC接口可以支持多种事务类型的操作,例如IO读写、内存读写、DMA读写、Firmware memory读写等,所以BMC能够下达指令透过LPC接口读取到PCH各个IO寄存器的状态,也能够读取到目前LAN侦测到的信息。
UART接口则是各种debug的总称,包括了RS232、RS449、RS423、RS422和RS485等接口标准规范和总线标准规范,由此可以让FPGA读取BMC中的debug信息。
所述的机械按键通过触发改变一个GPIO端口的电平高低,控制FPGA发送IPMI指令,读取目前LAN的状态。
指示灯的设置,是为了直观的显示LAN信号的状态,该指示灯通过GPIO端口连接FPGA,通过不同状态指示LAN信号状态,例如,当指示灯为普通的单个白光LED灯时,可以通过亮灭来指示,亮代表正常,灭代表故障,或者反过来也行;当指示灯为单个彩色LED灯时,可以通过指示灯颜色的变换来显示,选取一种颜色代表正常,选取另一种颜色代表故障;当指示灯为多个时,可以分别显示,比如连接两个LED并设定为GPO,绿色LED代表PASS,红色LED代表FAIL。
基于上述原理的描述,以红绿两个指示灯的显示情况为例,整体描述装置工作原理如下:
当机械按键按下之后,连接到的GPIO(btn_n)状态为低电平,当侦测到btn_n为低电平时FPGA就会发送一组IPMI指令去读取目前LAN的状态。当PCH回传资料到BMC后,FPGA会去确认BMC寄存器的状态,当状态里存在debug时,代表存在故障。在确认LAN状态之后,若是为PASS则绿色LED亮,若是为FAIL则红色LED亮。
优选的,为了适应频繁检测的需求,减少检测环节,所述的机械按键还包括一回弹结构,用于在机械按键触发GPIO的电平改变后,实现机械按键的自动回位。
对于回弹结构,一种可以实现的回弹结构如图2所示,包括连杆2、腔体3、挡齿4、金属片5和第一弹簧6,其中,连杆上端固接按键1下端,第一弹簧套置在按键和腔体入口之间的连杆上,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触,随后在第一弹簧的作用下,按键回复原位。
如图3所示,本技术方案还提供了另一种可实现的回弹结构,包括连杆2、腔体3、挡齿4、金属片5、挡块7和第二弹簧8,其中,连杆上端固接按键1下端,挡块设置在腔体内壁上,第二弹簧套置在腔体入口和挡块之间的连杆上,用于于防止弹簧脱落,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触,随后在第二弹簧的作用下,按键回复原位。
以上所述仅是本实用新型的具体实施方式,使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种基于FPGA检测LAN信号的装置,其特征在于,所述的装置包括:
一BMC,其一端与PCH的LPC接口信号连接,用于获取PCH中寄存器的状态;
一FPGA,其与BMC的UART接口连接,用于读取BMC中的debug信息。
2.根据权利要求1所述的一种基于FPGA检测LAN信号的装置,其特征在于,所述的装置还包括一机械按键,该按键通过触发改变一个GPIO端口的电平高低,控制FPGA发送IPMI指令。
3.根据权利要求2所述的一种基于FPGA检测LAN信号的装置,其特征在于,所述的机械按键还包括一回弹结构,用于在机械按键触发GPIO的电平改变后,实现机械按键的自动回位。
4.根据权利要求3所述的一种基于FPGA检测LAN信号的装置,其特征在于,所述的回弹结构包括连杆、金属片、腔体和第一弹簧,连杆上端固接按键下端,第一弹簧套置在按键和腔体入口之间的连杆上,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触。
5.根据权利要求3所述的一种基于FPGA检测LAN信号的装置,其特征在于,所述的回弹结构包括连杆、金属片、腔体、挡块和第二弹簧,其中,连杆上端固接按键下端,挡块设置在腔体内壁上,第二弹簧套置在腔体入口和挡块之间的连杆上,腔体内部的连杆上设置有限制连杆回弹位置的挡齿,金属片通过导线连接GPIO端口,在按键按下时,连杆底部与金属片接触。
6.根据权利要求1-3任意一项所述的一种基于FPGA检测LAN信号的装置,其特征在于,所述的装置还包括:
指示灯,该指示灯通过GPIO端口连接FPGA,通过以下状态指示LAN信号状态:单指示灯亮灭、单指示灯颜色变换、多指示灯分别指示不同状态。
CN201922436803.2U 2019-12-30 2019-12-30 一种基于fpga检测lan信号的装置 Expired - Fee Related CN211429331U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922436803.2U CN211429331U (zh) 2019-12-30 2019-12-30 一种基于fpga检测lan信号的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922436803.2U CN211429331U (zh) 2019-12-30 2019-12-30 一种基于fpga检测lan信号的装置

Publications (1)

Publication Number Publication Date
CN211429331U true CN211429331U (zh) 2020-09-04

Family

ID=72289152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922436803.2U Expired - Fee Related CN211429331U (zh) 2019-12-30 2019-12-30 一种基于fpga检测lan信号的装置

Country Status (1)

Country Link
CN (1) CN211429331U (zh)

Similar Documents

Publication Publication Date Title
US6393588B1 (en) Testing of USB hub
CN1130645C (zh) 用计算机登记外围设备的方法及其计算机系统
CN102455945A (zh) 基板管理控制器恢复系统及其使用方法
CN112463689B (zh) 一种ocp卡热插拔装置、方法及计算机可读存储介质
US9442794B1 (en) Methods and apparatus for accessing device memory via a host bus interface
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
TW201109913A (en) Main system board error-detecting system and its pluggable error-detecting board
CN117992311B (zh) 一种服务器及其硬盘监控方法、装置、设备和介质
US6584586B1 (en) Apparatus and method for capturing and transferring internal system activity
WO2014082275A1 (zh) 线缆插接情况的检测方法及装置
CN211429331U (zh) 一种基于fpga检测lan信号的装置
US6892263B1 (en) System and method for hot swapping daughtercards in high availability computer systems
CN116627729A (zh) 外接线缆、外接线缆在位检测装置、开机自检方法及系统
US10437768B2 (en) Method and host node for configuring a remote node and a host node
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN115098342A (zh) 系统日志收集方法、系统、终端及存储介质
CN212782723U (zh) PCIe和SATA互容的拷贝装置
CN102043643B (zh) 安装中断事件处理程序的方法
CN213182723U (zh) 一种提高监管安全性的服务器系统
CN219891652U (zh) 一种ssd转接装置和ssd调试系统
CN1731317A (zh) 兼容标准计算机键盘的仪器键盘控制装置
Yin et al. Design of the VME Bus Controller Module based on ARM
TW468104B (en) Method and device for displaying BIOS debug code
CN211149437U (zh) 一种ocp 3.0热插拔架构
US20030188066A1 (en) Method and apparatus to allow an external system management controller to trigger an OS controlled shutdown of a pc system through the system management bus

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200904

CF01 Termination of patent right due to non-payment of annual fee