CN211428154U - 针脚、功率器件和封装模具 - Google Patents

针脚、功率器件和封装模具 Download PDF

Info

Publication number
CN211428154U
CN211428154U CN202020380049.5U CN202020380049U CN211428154U CN 211428154 U CN211428154 U CN 211428154U CN 202020380049 U CN202020380049 U CN 202020380049U CN 211428154 U CN211428154 U CN 211428154U
Authority
CN
China
Prior art keywords
section
mold
power device
pin
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020380049.5U
Other languages
English (en)
Inventor
敖利波
史波
曾丹
曹俊
江伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202020380049.5U priority Critical patent/CN211428154U/zh
Application granted granted Critical
Publication of CN211428154U publication Critical patent/CN211428154U/zh
Priority to PCT/CN2020/129469 priority patent/WO2021189877A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本实用新型涉及一种针脚、功率器件和封装模具。其中，针脚包括顺序排列的第一节、第二节和第三节，其中第二节由旋转体构成，旋转体的旋转曲面上的点到旋转体的旋转轴的距离在轴向方向上递增或递减，第一节由第一柱状体构成，第一柱状体的底面与第二节的面积小的底面相连，且第一柱状体的横截面积小于或等于旋转体的面积小的底面的面积。针脚在处于中间部位的第二节构造成旋转体，使得针脚可以通过该旋转体与封装模具的避让孔的内表面进行密封接触，在这种情况下即使已有的圆形避让孔的实际尺寸大于设计尺寸，该针脚也可以防止塑封材料在功率器件的封装过程中通过避让孔从封装模具中溢出。

Description

针脚、功率器件和封装模具
技术领域
本实用新型属于电子功率器件技术领域，具体涉及一种针脚、包括该针脚的功率器件和该功率器件的封装模具。
背景技术
以IGBT模块、PIM模块或IPM模块为典型的功率器件，该功率器件包括针脚及主要由DBC陶瓷基板、芯片和键合线组成的器件主体。为了获得更好的密封性能，需要将器件主体及针脚放入到封装模具内，再将塑封材料注入到封装模具内，使其在封装模具内固化并形成能够将器件主体及针脚固定在一起的封装壳体。
为了让圆柱形针脚的局部裸露于封装壳体外，需要在封装模具上开设与针脚对应的圆形避让孔。但由于加工误差的存在，已有的圆形避让孔的实际尺寸常常大于设计尺寸，导致避让孔的径向尺寸大于针脚的径向尺寸，以致于塑封材料能够在功率器件的封装过程中通过避让孔从封装模具中溢出。
实用新型内容
为了解决上述全部或部分问题，本实用新型目的在于提供一种针脚、包括该针脚的功率器件和该功率器件的封装模具，其解决了塑封材料容易在功率器件的封装过程中通过避让孔从封装模具中溢出的问题。
根据本实用新型的第一方面，提供了一种针脚，所述针脚包括顺序排列的第一节、第二节和第三节，其中所述第二节由旋转体构成，所述旋转体的旋转曲面上的点到所述旋转体的旋转轴的距离在轴向方向上递增或递减，所述第一节由第一柱状体构成，所述第一柱状体的底面与所述第二节的面积小的底面相连，且第一柱状体的横截面积小于或等于所述旋转体的面积小的底面的面积。
根据本实用新型的第二方面，提供了一种功率器件，其包括根据本实用新型的第一方面所述的针脚。
根据本实用新型的第三方面，其提供了一种功率器件的封装模具，所述封装模具包括：模腔，用于容纳功率器件的器件主体和针脚；避让孔，与所述模腔相连通，准许所述针脚从其内穿出到所述封装模具外；注塑孔，与所述模腔相连通。其中，所述功率器件为根据本实用新型的第二方面所述的功率器件。
由上述技术方案可知：
本实用新型第一方面所述的针脚将处于中间部位的第二节构造成旋转体，使得针脚可以通过该旋转体与封装模具的避让孔的孔壁进行密封接触，在这种情况下即使避让孔选为已有的圆形避让孔且其实际尺寸大于设计尺寸，那么该针脚也可以防止塑封材料在功率器件的封装过程中通过避让孔从封装模具中溢出。
本实用新型第二方面所述的功率器件因具有或使用该针脚而继承了上述功效，即针脚在已有的圆形避让孔的实际尺寸大于设计尺寸时，可以防止塑封材料在功率器件的封装过程中通过避让孔从封装模具中溢出。
根据本实用新型的第三方面所述的功率器件的封装模具，其避让孔能与功率器件的针脚、尤其是针脚的旋转体进行配合，并防止塑封材料在功率器件的封装过程中通过避让孔从封装模具中溢出。
附图说明
下面将结合附图来对本实用新型的优选实施例进行详细地描述。在图中：
图1为根据本实用新型实施例的功率器件在封装过程中的结构示意图；
图2为图1的A处放大图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本实用新型做进一步说明。
图1为根据本实用新型实施例的功率器件在封装过程中的结构示意图；图2为图1中的A处放大图。如图1和图2所示，塑封材料在本实施例中涉及了一种新型的针脚102、包括该针脚102的功率器件100及该功率器件100的封装模具200。
在本实施例中，功率器件100具体可选为IGBT模块、PIM模块或IPM模块，其主要包括器件主体101及与其连接的针脚102。其中，器件主体101通常由DBC陶瓷基板、设于DBC陶瓷基板上的多个芯片及用于连接芯片的键合线组成。
如图2所示，针脚102包括顺序排列的第一节102a、第二节102b和第三节102c。第二节102b由旋转体构成，旋转体的旋转曲面上的点到旋转体的旋转轴的距离在轴向方向上递增或递减。第一节102a由第一柱状体构成，第一柱状体的底面与第二节102b的面积小的底面相连，且第一柱状体的横截面积小于或等于旋转体的面积小的底面的面积，以便于第一节102a能从封装模具200中部分穿出。也就是说，该针脚102将处于中间部位的第二节102b构造成旋转体，使其可以通过该旋转体与封装模具200的避让孔204的孔壁进行密封接触(详见图1和图2)，在这种情况下即使避让孔204选为已有的圆形避让孔且其实际尺寸大于设计尺寸，针脚102也可以防止塑封材料在功率器件100的封装过程中通过避让孔204从封装模具200中溢出。
在一个优选的实施例中，针脚102的第三节102c由第二柱状体构成，第二柱状体的底面与第二节102b的面积大的底面相连，且第二柱状体的横截面积小于旋转体的面积大的底面的面积，以此降低第三节102c对功率器件100的内部空间的占用。
在本实施例中，封装模具200除包括避让孔204之外，还包括模腔203和注塑孔(未示出)。模腔203用于容纳功率器件100的器件主体101和与器件主体101连接的针脚102，并能接收塑封材料(例如环氧树脂)以使其在该模腔203内形成塑封壳体(未示出)。注塑孔与模腔203相连通，其能够接收塑封材料并引导其进入模腔203内。避让孔204与模腔203相连通，其准许针脚102从其中穿出到封装模具200外。所谓的注塑孔和塑封壳体皆为本领域的常规技术，故在此不再赘述。
在本实施例中，封装模具200包括能够彼此拼接而形成模腔203的第一模体201及第二模体202，以在保证其可以开合的前提下尽量地避免因模体的数量过多而增加设计、加工的成本。优选地，避让孔204和注塑孔分开地设在第一模体201和第二模体202上。
在本实施例中，针脚102的第一节102a至少能够部分穿出避让孔204，且针脚102的第二节102b的侧壁与避让孔204的孔壁相接触，以防止塑封材料在功率器件100的封装过程中通过避让孔204从封装模具200中溢出。
在本实施例中，封装模具200的避让孔204除了可选为已有的圆形避让孔之外，还可选为图1或图2所示的新型避让孔。在图1和图2所示的实施例中，避让孔204为新型避让孔，其包括依次靠近模腔203的第一段204a和第二段204b，其中第一段204a呈现为柱状并能与针脚102的第一节102a进行间隙配合，由此降低针脚102在穿出避让孔204的过程中产生卡顿和变形的风险，并保证针脚102在功率器件100的封装过程中能更轻松地穿入避让孔204内。第二段204b呈现为旋转体状并能与针脚的第二节102b进行密封接触，由此可以防止塑封材料在功率器件100的封装过程中通过避让孔204从封装模具200中溢出。
接下来说明功率器件100的封装方法。该封装方法包括步骤：a.将功率器件100的器件主体101及针脚102装入封装模具200中，并使针脚能从封装模具200的避让孔204内部分地穿出；b.将塑封材料注入封装模具200的模腔203内，以使其在模腔203内固化并形成能将器件主体101及针脚102固定在一起的塑封壳体；c.拆除封装模具200。该封装方法因使用上述针脚102而继承了其功效，也就是在实施该封装方法时，即使避让孔204选为已有的圆形避让孔204且其实际尺寸大于设计尺寸，那么针脚102也可以防止塑封材料在功率器件100的封装过程中通过避让孔204从封装模具200中溢出。
在实施该封装方法时，如果避让孔204选为新型避让孔，即其包括依次靠近模腔203的第一段204a和第二段204b，其中第一段204a呈现为柱状并能与针脚102的第一节102a进行间隙配合，第二段204b呈现为旋转体状并能与针脚的第二节102b进行密封接触。那么，该封装方法不但可以防止在功率器件100的封装过程中通过避让孔204从封装模具200中溢出，而且可以降低针脚102在穿出避让孔204的过程中产生卡顿和变形的风险。也正是因为使用了图1和图2所示的避让孔204及针脚102，该封装方法可以在实施过程中具有更便捷、更高效的优势，由此可以在降低功率器件100的封装成本的同时提高功率器件100的合格率。
本申请实施例中的术语“第一”、第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
以上所述仅为本实用新型的优选实施方式，但本实用新型保护范围并不局限于此，任何本领域的技术人员在本实用新型公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求书的保护范围为准。只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本实用新型并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (8)

1.一种针脚，其特征在于，所述针脚包括顺序排列的第一节、第二节和第三节，其中所述第二节由旋转体构成，所述旋转体的旋转曲面上的点到所述旋转体的旋转轴的距离在轴向方向上递增或递减，所述第一节由第一柱状体构成，所述第一柱状体的底面与所述第二节的面积小的底面相连，且第一柱状体的横截面积小于或等于所述旋转体的面积小的底面的面积。
2.根据权利要求1所述的针脚，其特征在于，所述针脚的第三节由第二柱状体构成，所述第二柱状体的底面与所述第二节的面积大的底面相连。
3.根据权利要求2所述的针脚，其特征在于，所述第二柱状体的横截面积小于所述旋转体的面积大的底面的面积。
4.一种功率器件，其特征在于，包括根据权利要求1到3中任一项所述的针脚。
5.一种功率器件的封装模具，其特征在于，所述封装模具包括：
模腔，用于容纳功率器件的器件主体和针脚；
避让孔，与所述模腔相连通，准许所述针脚从其内穿出到所述封装模具外；
注塑孔，与所述模腔相连通；
其中，所述功率器件为根据权利要求4所述的功率器件。
6.根据权利要求5所述的封装模具，其特征在于，所述针脚的第一节至少能够部分穿出避让孔，且所述针脚的第二节的侧壁与避让孔的孔壁相接触。
7.根据权利要求5所述的封装模具，其特征在于，所述避让孔包括依次靠近所述模腔的第一段和第二段，其中所述第一段呈现为柱状并能与所述针脚的第一节进行间隙配合，所述第二段呈现为旋转体状并能与所述针脚的第二节进行密封接触。
8.根据权利要求5所述的封装模具，其特征在于，所述封装模具包括能够彼此拼接而形成所述模腔的第一模体及第二模体。
CN202020380049.5U 2020-03-23 2020-03-23 针脚、功率器件和封装模具 Active CN211428154U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202020380049.5U CN211428154U (zh) 2020-03-23 2020-03-23 针脚、功率器件和封装模具
PCT/CN2020/129469 WO2021189877A1 (zh) 2020-03-23 2020-11-17 针脚、功率器件、功率器件的制造方法和封装模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020380049.5U CN211428154U (zh) 2020-03-23 2020-03-23 针脚、功率器件和封装模具

Publications (1)

Publication Number Publication Date
CN211428154U true CN211428154U (zh) 2020-09-04

Family

ID=72246716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020380049.5U Active CN211428154U (zh) 2020-03-23 2020-03-23 针脚、功率器件和封装模具

Country Status (1)

Country Link
CN (1) CN211428154U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022229279A1 (en) * 2021-04-30 2022-11-03 Danfoss Silicon Power Gmbh Semiconductor power module and method and tool for manufacturing such a module
CN117241926A (zh) * 2021-04-30 2023-12-15 丹佛斯硅动力有限责任公司 半导体功率模块以及用于制造这种模块的方法和工具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022229279A1 (en) * 2021-04-30 2022-11-03 Danfoss Silicon Power Gmbh Semiconductor power module and method and tool for manufacturing such a module
CN117241926A (zh) * 2021-04-30 2023-12-15 丹佛斯硅动力有限责任公司 半导体功率模块以及用于制造这种模块的方法和工具

Similar Documents

Publication Publication Date Title
CN211428154U (zh) 针脚、功率器件和封装模具
KR20010039537A (ko) 반도체패키지 및 그 제조방법
US6396139B1 (en) Semiconductor package structure with exposed die pad
KR20010037249A (ko) 반도체패키지
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
KR20020053725A (ko) 소형안테나 및 그 제조방법
KR20040045298A (ko) 수지 밀봉형 반도체 장치 및 상기 반도체 장치의 제조 공정
CN111276461A (zh) 一种方形扁平无引脚封装结构及其制备方法、以及电子器件
EP0443508B1 (en) Leadframe for packages of integrated power devices
USRE37707E1 (en) Leadframe with heat dissipator connected to S-shaped fingers
US7498665B2 (en) Integrated circuit leadless package system
CA1184671A (en) Method of manufacture of plastics containers with incorporated heat sinks for integrated circuits and die and heat sink combination for use with this method
KR20010069988A (ko) 몰드, 몰드 제조 방법, 집적 회로 캡슐화 방법 및, 이방법에 의해 캡슐화된 집적 회로
CN113437038A (zh) 针脚、功率器件、功率器件的制造方法和封装模具
CN101320700B (zh) 制造具有树脂模制外壳的电子装置的方法及模制工具
WO2021189877A1 (zh) 针脚、功率器件、功率器件的制造方法和封装模具
CN216852675U (zh) 封装壳体及雷达
US6104083A (en) Lead frame used for semiconductor chips of different bit configurations
CN103311210B (zh) 用于组装半导体器件的引线框
CN114883288A (zh) 引线框架结构及其制备方法、封装结构、芯片组件、终端
US6885088B2 (en) Flat leadframe for a semiconductor package
US6897550B1 (en) Fully-molded leadframe stand-off feature
US5304841A (en) Lead frame
CN218957726U (zh) 一种引脚框架
KR100380223B1 (ko) 반도체의 에어 캐비티 패키지 및 그 패키징 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant