CN211349336U - 存储设备以及电子装置 - Google Patents

Abstract

本申请技术方案公开了一种存储设备以及电子装置，所述存储设备包括：存储介质组件，所述存储介质组件用于数据存储；外设接口，所述外设接口用于连接其他设备；控制器，所述控制器分别与所述外设接口以及所述存储介质组件连接，用于通过所述外设接口使得所述其他设备对所述存储介质组件进行数据读写。所述存储设备可以通过控制器以及外设接口与外部其他设备连接，通过控制器以及外设接口使得其他设备对所述存储介质进行数据读写，具有较高的数据读写速度。

Description

存储设备以及电子装置

技术领域

本申请涉及电子装置技术领域，更具体的说，涉及一种存储设备以及电子装置。

背景技术

随着科学技术的不断发展，越来越多的电子装置被广泛的应用于人们人日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。

存储设备是用于存储程序和各种数据的记忆性部件，是电子装置中的主要电子装置中的重要组成部件。存储设备的数据读取性能直接决定了电子装置的数据处理速度，故如何提供一种数据读取速度快的存储设备，是电子装置技术领域一个亟待解决的技术问题。

实用新型内容

有鉴于此，本申请技术方案提供了一种存储设备以及电子装置，方案如下：

本申请技术方案提供了一种存储设备，包括：

存储介质组件，所述存储介质组件用于数据存储；

外设接口，所述外设接口用于连接其他设备；

控制器，所述控制器分别与所述外设接口以及所述存储介质组件连接，用于通过所述外设接口使得所述其他设备对所述存储介质组件进行数据读写。

优选的，在上述存储设备中，还包括：缓存器，所述缓存器分别与所述控制器以及所述外设接口连接；

其中，所述缓存器用于通过所述外设接口获取并缓存所述其他设备输入的数据，将所述数据发送给所述控制器。

优选的，在上述存储设备中，还包括：缓存器，所述缓存器分别与所述控制器以及所述外设接口连接；

其中，所述缓存器用于通过所述控制器获取并缓存所述存储介质组件中的数据，将所述数据通过所述外设接口发送给所述其他设备。

优选的，在上述存储设备中，所述存储设备为存储卡，所述外设接口为与所述其他设备的存储卡卡槽匹配的插板。

优选的，在上述存储设备中，所述存储设备为硬盘，所述外设接口为与所述其他设备的存储设备接口组件匹配的插头或插口。

优选的，在上述存储设备中，所述存储介质组件为SSD存储介质，具有多个分别与所述控制器连接的存储单元。

优选的，在上述存储设备中，所述控制器包括：

指令收发电路以及存储介质数据读写电路。

优选的，在上述存储设备中，所述外设接口为计算快速链接协议数据总线接口、或英伟连接协议数据总线接口、或用于加速器的缓存一致互联协议数据总线接口、或通用引用程序接口协议数据总线接口。

本申请技术方案还提供了一种电子装置，包括：

第一存储设备和第二存储设备，所述第一存储设备和所述第二存储设备的属性不同；

处理器，所述处理器通过第一数据总线与所述第一存储设备连接，并通过第二数据总线与所述第二存储设备连接，所述第一数据总线与所述第二数据的通信协议相同；

其中，所述第一存储设备为上述任一项所述的存储设备。

优选的，在上述电子装置中，所述第一存储设备为非易失性存储设备，所述第二存储设备为易失性存储设备。

通过上述描述可知，本申请技术方案提供的存储设备以及电子装置，所述存储设备包括：存储介质组件，所述存储介质组件用于数据存储；外设接口，所述外设接口用于连接其他设备；控制器，所述控制器分别与所述外设接口以及所述存储介质组件连接，用于通过所述外设接口使得所述其他设备对所述存储介质组件进行数据读写。所述存储设备可以通过控制器以及外设接口与外部其他设备连接，通过控制器以及外设接口使得其他设备对所述存储介质进行数据读写，具有较高的数据读写速度。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。

图1为本申请实施例提供的一种存储设备的结构示意图；

图2为本申请实施例提供的另一种存储设备的结构示意图；

图3为本申请实施例提供的又一种存储设备的结构示意图；

图4为本申请实施例提供的又一种存储设备的结构示意图；

图5为本申请实施例提供的又一种存储设备的结构示意图；

图6为本申请实施例提供的又一种存储设备的结构示意图；

图7为本申请实施例提供的一种存储设备中控制器的结构示意图；

图8为本申请实施例提供的一种电子装置的结构示意图；

图9为本申请实施例提供的另一种电子装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图1，图1为本申请实施例提供的一种存储设备的结构示意图，所述存储设备包括：存储介质组件11，所述存储介质组件11用于数据存储；外设接口12，所述外设接口12用于连接其他设备；控制器13，所述控制器13分别与所述外设接口12以及所述存储介质组件11连接，所述控制器13用于通过所述外设接口12使得所述其他设备对所述存储介质组件进行数据读写。

所述存储设备可以通过控制器13以及外设接口12与外部其他设备连接，通过控制器13以及外设接口12使得其他设备对所述存储介质组件11进行数据读写，具有较高的数据读写速度。

如图1所示，所述存储介质组件为SSD(Solid State Disk，固态硬盘)存储介质，具有多个分别与所述控制器连接的存储单元111。所述控制器13可以基于数据读取指令以及数据读取地址，读取设定存储单元111内的存储数据，以发送给其他设备，或所述控制器13可以基于数据写入指令以及数据写入地址，将来自所述其他设备的数据存储到设定的存储单元111内。

参考图2，图2为本申请实施例提供的另一种存储设备的结构示意图，基于图1所示方式，图2所示方式还包括：缓存器14，所述缓存器14分别与所述控制器13以及所述外设接口12连接。

一种方式中，所述缓存器14用于通过所述外设接口12获取并缓存所述其他设备输入的数据，将所述数据发送给所述控制器13，以便于所述控制器13将所述数据存储到所述存储介质组件11。

另一种方式中，所述缓存器14用于通过所述控制器13获取并缓存所述存储介质组件11中的数据，将所述数据通过所述外设接口12发送给所述其他设备。

本申请实施例中，如果所述缓存器13获取第一指令，则执行所述第一指令，通过所述外设接口12获取并缓存所述其他设备输入的数据，将所述数据发送给所述控制器13，以便于所述控制器13将所述数据存储到所述存储介质组件11；如果所述缓存器13获取第二指令，则执行所述第二指令，通过所述控制器13获取并缓存所述存储介质组件11中的数据，将所述数据通过所述外设接口12发送给所述其他设备。所述其他设备通过所述外设接口12直接将所述第一指令以及所述第二指令发送给所述缓存器14，无需通过所述控制13向所述缓存器13转发所述第一指令和所述第二指令，提高响应响应速度，且无需占用所述控制器13内存，提高数据读取速度。

参考图3，图3为本申请实施例提供的又一种存储设备的结构示意图，基于上述实施例，图3所示方式中，所述存储设备为存储卡，所述外设接口11为与所述其他设备的存储卡卡槽匹配的插板121。可以设置所述存储介质组件11、所述控制器13以及所述外设接口11连接在同一电路板21上，将三者通过同一壳体封装。

参考图4，图4为本申请实施例提供的又一种存储设备的结构示意图，基于图3所示方式，图4所示方式还包括缓冲器14，缓冲器14的连接方式和工作过程可以参考上述实施例描述，在此不再赘述。

参考图5，图5为本申请实施例提供的又一种存储设备的结构示意图，基于上述实施例，图5所示方式中，所述存储设备为硬盘，所述外设接口12为与所述其他设备的存储设备接口组件匹配的插头或插口122。可以设置所述存储介质组件11、所述控制器13以及所述外设接口11连接在同一电路板21上，将三者通过同一壳体封装。

参考图6，图6为本申请实施例提供的又一种存储设备的结构示意图，基于图5所示方式，图5所示方式还包括缓冲器14，缓冲器14的连接方式和工作过程可以参考上述实施例描述，在此不再赘述。

参考图7，图7为本申请实施例提供的一种存储设备中控制器的结构示意图，图7所示控制器13包括指令收发电路131以及存储介质数据读写电路132。所述指令收发电路131与所述外设接口12连接，通过所述外设接口12获取来自所述其他设备的指令，包括上述第一指令、第二指令以及数据读写指令。所述存储介质数据读写电路132与所述存储介质组件11连接，用于对所述存储介质组件11进行数据读写操作。

本申请实施例所述存储设备中，所述外设接口12可以为计算快速链接协议(Compute EXpress Link，CXL)数据总线接口，可以基于CXL数据总线与控制器13连接，以及基于CXL数据总线与其他设备进行连接，或所述外设接口12可以为英伟连接协议(NVIDIALink，NVLink)数据总线接口，可以基于NVLink数据总线与控制器13连接，以及基于NVLink数据总线与其他设备进行连接，或所述外设接口12可以为用于加速器的缓存一致互联协议(CCIX)数据总线接口，可以基于CCIX数据总线与控制器13连接，以及基于CCIX数据总线与其他设备进行连接，或所述外设接口12可以为通用引用程序接口协议(CAPI)数据总线接口，可以基于CAPI数据总线与控制器13连接，以及基于CAPI数据总线与其他设备进行连接。

本申请实施例所述存储设备可以为非易失性存储设备，所述外设接口12可以为CXL总线接口，可以使得传输速率达到32GT/s。现有的存储设备中，对于非易失性存储设备，一般是NVME(Non-Volatile Memory express，非易失性内存主机控制器接口规范)总线接口，基于PCIE(peripheral component interconnect express，快速外围组件)总线构架，虽然数据传输速度较快，但是基于PCIE总线构架的有效载荷较大，数据传输效率和速度仍有提升空间。而19年推出的新型CXL协议，可以解决PCIE总线构架通信系统中有效载荷较大的问题。

但是目前CXL协议一般是用于通信系统中，并未有基于CXL协议的存储设备，而且在通信系统中，一般是通过PCIE接口以及总线，基于NVME协议指令进行数据交互。本申请实施例提供了一种具有CXL总线接口的存储设备，存储设备的控制器13可以为NVME控制器，通过NVME控制器与CXL总线接口，所述存储设备可以实现NVME通信与CXL通信的耦合，基于NVME通信逻辑，实现CXL数据传输功能，在提高数据传输速率的同时，降低有效载荷。而且，NVME控制器与CXL总线接口的构架，而且可以支持外设接口12与缓存器14的直接数据交互，无需存储设备控制13转发指令，进一步提高传输速度。

NVME控制器能够用于CXL协议指令与SSD存储介质中数据的传输转换，基于CXL协议指令对SSD存储介质进行数据读写，可以通过上述存储介质数据读且电路实现执行该操作，NVME控制器还可以用于对SSD存储介质使用寿命优化的存储策略管理，以及对缓存器14的数据管理。NVME控制器能够兼容CXL设备和NVME设备，能够将执行NVME协议指令，对所述存储介质组件11进行读写操作。

常规非易失性存储设备中，如果具有缓存器以及NVME，缓存器是NVME控制器的下属缓存器，也就是说，缓存器是连接于存储介质与NVME控制器之间，存储介质与缓存器的数据交互需要通过NVME控制器进行，而本申请存储设备构架，缓存器相当于所述外设接口12所连接其他设备中处理器的缓存器，处理器将常规需要发送给NVME控制器的数据和/或指令通过所述外设接口12直接发送给所述缓存器14，通过所述缓存器14发送给所述NVME控制器，可以提高数据传输速率。

基于上述实施例所述存储设备，本申请另一实施例还提供了一种电子装置，所述电子装置如图8所示。

参考图8，图8为本申请实施例提供的一种电子装置的结构示意图，所述电子装置包括：第一存储设备31和第二存储设备33，所述第一存储设备31和所述第二存储设备33的属性不同；处理器(CPU)32，所述处理器32通过第一数据总线L1与所述第一存储设备31连接，并通过第二数据总线L2与所述第二存储设备33连接，所述第一数据总线L1与所述第二数据L2的通信协议相同。

其中，所述第一存储设备31包括：存储介质组件，所述存储介质组件用于数据存储；外设接口，所述外设接口用于连接其他设备；控制器，所述控制器分别与所述外设接口以及所述存储介质组件连接，用于通过所述外设接口使得所述其他设备进行对所述存储介质进行数据读写。所述第一存储设备31为上述实施例所述的存储设备，其具体实现方式可以参考上述实施例描述，在此不再赘述。

本申请实施例所述电子装置中，所述第一存储设备31为非易失性存储设备，所述第二存储设备32为易失性存储设备。

本申请实施例所述电子装置，所述第一数据总线L1与所述第二数据L2均为CXL数据总线，满足CXL协议，基于CXL协议进行数据传输。

参考图9，图9为本申请实施例提供的另一种电子装置的结构示意图，基于上述实施例，图9所示电子装置还包括与所述处理器32连接的加速设备，所述加速设备34可以为GPU、FPGA和其他专用加速器。所述加速设备34与所述处理器32通过第三数据总线L3连接。所述第三数据总线L3与所述第一数据总线L1与所述第二数据L2的通信协议相同。

CXL技术是一种高速的CPU到设备和CPU到内存的开放互连技术，可实现CPU与平台增强功能及工作负载加速器(如上述，包括GPU、FPGA和其他专用加速器解决方案)之间的高速、高效互连，旨在提升下一代数据中心的性能。CXL开放互连技术建立在完善的系统架构之上，可保持CPU内存空间与存储设备内存之间的内存一致性，实现资源共享，从而提升性能、减少软件堆栈复杂性并降低整体系统成本。本申请实施例所述电子装置中，所述第一存储设备31中，外设接口为CXL总线接口，可以通过CXL数据总线与所述处理器32连接。

传统基于CXL通信协议的系统，一般仅是在处理器32与内存之间通过CXL数据总线连接，以传输输入/输出协议信息、内存协议，以及实现一致性接口，实现不同计算资源共享内存。但是，常规CXL数据总线的通信方式仅用于诸如内存的易失性存储设备与处理器32的通信交互，本申请电子装置中，不仅在易失性存储设备与处理器32之间使用CXL数据总线连接，在非易失性存储设备与处理器32之间也使用CXL数据总线连接。

需要说明的是，本申请实施例所述电子装置中，所述第一数据总线L1与所述第二数据L2不局限于均为CXL数据总线，还可以均为CCIX数据总线和CAPI数据总线以及NVLink数据总线。处理器32采用满足相同通信协议的第一数据线L1与所述第二数据L2分别连接属性不同的第一存储设备31和第二存储设备32，相对于分别采用不同的通信协议的数据总线连接不同属性存储设备的常规方案，通信装置构架更为简单，数据处理方式一致性好，数据传输速度快。

其他方式中，也可以仅在处理器32与非易失性的第一存储设备31之间采用CXL数据总线连接，处理器32与加速设备34以及易失性的第二存储设备32之间通过其他通信协议的数据总线连接。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的电子装置而言，由于其与实施例公开的存储设备相对应，所以描述的比较简单，相关之处参见存储设备相关部分说明即可。

需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种存储设备，其特征在于，包括：

存储介质组件，所述存储介质组件用于数据存储；

外设接口，所述外设接口用于连接其他设备；

控制器，所述控制器分别与所述外设接口以及所述存储介质组件连接，用于通过所述外设接口使得所述其他设备对所述存储介质组件进行数据读写。

2.根据权利要求1所述的存储设备，其特征在于，还包括：缓存器，所述缓存器分别与所述控制器以及所述外设接口连接；

其中，所述缓存器用于通过所述外设接口获取并缓存所述其他设备输入的数据，将所述数据发送给所述控制器。

3.根据权利要求1所述的存储设备，其特征在于，还包括：缓存器，所述缓存器分别与所述控制器以及所述外设接口连接；

其中，所述缓存器用于通过所述控制器获取并缓存所述存储介质组件中的数据，将所述数据通过所述外设接口发送给所述其他设备。

4.根据权利要求1所述的存储设备，其特征在于，所述存储设备为存储卡，所述外设接口为与所述其他设备的存储卡卡槽匹配的插板。

5.根据权利要求1所述的存储设备，其特征在于，所述存储设备为硬盘，所述外设接口为与所述其他设备的存储设备接口组件匹配的插头或插口。

6.根据权利要求1所述的存储设备，其特征在于，所述存储介质组件为SSD存储介质，具有多个分别与所述控制器连接的存储单元。

7.根据权利要求1所述的存储设备，其特征在于，所述控制器包括：

指令收发电路以及存储介质数据读写电路。

8.根据权利要求1-7任一项所述的存储设备，其特征在于，所述外设接口为计算快速链接协议数据总线接口、或英伟连接协议数据总线接口、或用于加速器的缓存一致互联协议数据总线接口、或通用引用程序接口协议数据总线接口。

9.一种电子装置，其特征在于，包括：

第一存储设备和第二存储设备，所述第一存储设备和所述第二存储设备的属性不同；

处理器，所述处理器通过第一数据总线与所述第一存储设备连接，并通过第二数据总线与所述第二存储设备连接，所述第一数据总线与所述第二数据的通信协议相同；

其中，所述第一存储设备为权利要求1-8任一项所述的存储设备。

10.根据权利要求9所述的电子装置，其特征在于，所述第一存储设备为非易失性存储设备，所述第二存储设备为易失性存储设备。

Images