CN211121267U - 一种新型省线式编码器电路 - Google Patents

Abstract

本实用新型公开一种新型省线式编码器电路，包括编码器电路、电源电路和主控芯片U3，编码器电路包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与数据选择器U2的3A端、2A端、1A端、1B端、2B端和3B端一一对应连接，可调电阻R1与电容C1并联后与数据选择器U2的

端连接，磁编码芯片U1的HVPP端、VDD端和可调电阻R1分别与5V电源连接。本实用新型采用数据选择器代替CPLD对伺服电机的运行控制，省去了CPLD高昂的成本，去掉了CPLD复杂的编程工作，比原有的产品拥有更好的经济性和实用性。

Description

一种新型省线式编码器电路

技术领域

本实用新型涉及电子技术领域，具体涉及一种新型省线式编码器电路。

背景技术

伺服电机的控制电路在工作时需要取得伺服电机的UVW和ABZ信号，这个过程关系到能否对伺服电机进行高精度的运行控制，是伺服电机控制的最为重要的技术之一。现有的技术在取得伺服电机的UVW和ABZ信号时采用的是编码器芯片和CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)以及一些外围的阻容器件，其中编码器芯片是用来测量转速或位置的检测元件装置，编码器输出两组相位差90度的脉冲，通过这两组脉冲不仅可以测量转速，还可以判断旋转的方向，而CPLD主要是由可编程逻辑宏单元围绕中心的可编程互连矩阵单元组成，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，将代码传送到目标芯片中，实现设计的数字系统。现有技术中的编码器电路多是采用CPLD与编码器芯片进行SPI通信获取伺服电机的UVW和ABZ信号，它的劣势较为明显，CPLD不仅需要具有熟练掌握硬件描述语言的工程技术人员编写专门的HDL(Hardware Description Language，硬件描述语言)程序才能实现通信，并且CPLD本身的价格较高，提高了设备成本。

实用新型内容

本实用新型的目的在于提供一种新型省线式编码器电路，采用数据选择器代替CPLD，节省成本，提高产品的经济性和实用性。

为达此目的，本实用新型采用以下技术方案：

提供一种新型省线式编码器电路，包括编码器电路、电源电路和主控芯片U3，所述电源电路与所述主控芯片U3连接，所述编码器电路包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，所述磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与所述数据选择器U2的3A端、2A端、1A端、1B端、2B端和3B端一一对应连接，所述可调电阻R1与所述电容C1并联后与所述数据选择器U2的

端连接，所述数据选择器U2的1Y端、2Y端和3Y端分别与所述主控芯片U3的PA8端、PA9端和PA10端一一对应连接，所述磁编码芯片U1的HVPP端、VDD端和所述可调电阻R1分别与5V电源连接，所述磁编码芯片U1的VSS端分别与所述电容C1和所述数据选择器U2的G端并联接地。

作为新型省线式编码器电路的一种优选方案，所述电源电路包括稳压芯片U4、电阻R2、电容C2、电容C3、电容C4、电容C5和电容C6，所述电容C2与所述稳压芯片U4的输入端并联后与5V电源连接，所述稳压芯片U4的输出端分别与所述电容C3、所述电容C4和所述电容C5并联后与所述电阻R2连接，所述电阻R2与所述电容C6并联后与所述主控芯片U3的VDD_2端连接，为所述主控芯片U3提供3.3V电压，所述电容C2、所述稳压芯片U4的GND端、所述电容C3、所述电容C4、所述电容C5和所述电容C6并联接地。

作为新型省线式编码器电路的一种优选方案，所述磁编码芯片U1为MT6825。

作为新型省线式编码器电路的一种优选方案，所述数据选择器U2为74ALS157。

作为新型省线式编码器电路的一种优选方案，所述主控芯片U3为STM32F103RFT6。

作为新型省线式编码器电路的一种优选方案，所述稳压芯片U4为LM1117-3.3。

作为新型省线式编码器电路的一种优选方案，所述可调电阻R1的阻值为50KΩ，所述电阻R2的阻值为0Ω。

作为新型省线式编码器电路的一种优选方案，所述电容C1和所述电容C3的电容量均为0.1μF，所述电容C2的电容量为1μF，所述电容C4和所述电容C5的电容量为470μF，所述电容C6的电容量为1F。

本实用新型的有益效果：本实用新型采用数据选择器代替CPLD，数据选择器通过读取磁编码芯片的UVW信号获取伺服电机转子的初始相位角，然后再读取磁编码芯片的ABZ信号获取伺服电机转子在转动时的准确位置，从而实现对伺服电机高精度的运行控制，不仅省去了CPLD高昂的成本，而且去掉了原有的CPLD复杂的编程和调试工作，无需专门的技术人员根据电路需要编写HDL程序，比原有的产品拥有更好的经济性和实用性。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例所述的编码器电路的电路原理图。

图2是本实用新型一实施例所述的主控芯片的电路原理图。

图3是本实用新型一实施例所述的电源电路的电路原理图。

图1、图3中：

1、编码器电路；2、电源电路。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

如图1至图3所示，本实用新型实施例中的新型省线式编码器电路包括编码器电路1、电源电路2和主控芯片U3，电源电路2与主控芯片U3连接，编码器电路1包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与数据选择器U2的3A端、2A端、1A端、1B端、2B端和3B端一一对应连接，可调电阻R1与电容C1并联后与数据选择器U2的

端连接，数据选择器U2的1Y端、2Y端和3Y端分别与主控芯片U3的PA8端、PA9端和PA10端一一对应连接，磁编码芯片U1的HVPP端、VDD端和可调电阻R1分别与5V电源连接，磁编码芯片U1的VSS端分别与电容C1和数据选择器U2的G端并联接地。

本实施例中的磁编码芯片U1与伺服电机连接，磁编码芯片U1会输出伺服电机相应的经过编码的角度信号，数据选择器U2通过读取磁编码芯片U1的UVW信号获取伺服电机转子的初始相位角，然后再读取磁编码芯片U1的ABZ信号获取伺服电机转子在转动时的准确位置，从而实现对伺服电机高精度的运行控制，相较于现有技术所采用的CPLD作为主控芯片U3的数据传输模块，本实用新型采用了数据选择器U2代替CPLD，不仅省去了CPLD高昂的成本，而且去掉了原有的CPLD复杂的编程和调试工作，无需专门的技术人员根据电路需要编写HDL程序，比原有的产品拥有更好的经济性和实用性。

作为本实用新型一优选的实施方案，电源电路2包括稳压芯片U4、电阻R2、电容C2、电容C3、电容C4、电容C5和电容C6，电容C2与稳压芯片U4的输入端并联后与5V电源连接，稳压芯片U4的输出端分别与电容C3、电容C4和电容C5并联后与电阻R2连接，电阻R2与电容C6并联后与主控芯片U3的VDD_2端连接，为主控芯片U3提供3.3V电压，电容C2、稳压芯片U4的GND端、电容C3、电容C4、电容C5和电容C6并联接地。本实施例中的电源电路2的主要功能就是将5V电压降压到稳定的3.3V电压，3.3V电压可为主控芯片U3作为电源供电，其中电源电路2采用了稳压芯片U4来输出3.3V的供电电压，稳压芯片U4自带过流、过温保护，当电流超过一定值时会自动切断，以防环境温度造成过高的结温。稳压芯片U4在输入和输出端分别连接电容，能够起到滤除杂波干扰的作用。

于本实施例中，磁编码芯片U1为MT6825。

于本实施例中，数据选择器U2为74ALS157。

于本实施例中，主控芯片U3为STM32F103RFT6。

于本实施例中，稳压芯片U4为LM1117-3.3。

于本实施例中，可调电阻R1的阻值为50KΩ，电阻R2的阻值为0Ω。本实施例中的电阻R2主要作用是便于调试电路，如果需要测量此电路的耗电流时，可以去掉0Ω的电阻R2，并在原来的位置接上电流表便可测量耗电流。

于本实施例中，电容C1和电容C3的电容量均为0.1μF，电容C2的电容量为1μF，电容C4和电容C5的电容量为470μF，电容C6的电容量为1F。

工作原理：首先将磁编码器芯片U1上电，磁编码芯片U1会在此时刻开始的700ms时间内向数据选择器U2提供伺服电机的UVW信号，数据选择器U2将UVW信号传输到主控芯片U3，主控芯片U3可以从UVW信号中读取伺服电机转子在未启动时的初始相位角，在此过程中主控芯片U3可以经由数据选择器U2提供的通路对UVW信号进行多次的读取校正，从而准确的得知伺服电机的转子目前所处的空间位置，UVW信号是取得此时伺服电机转子所处的空间位置坐标的唯一途径，不能取得此信号伺服电机控制器就无法正常的启动伺服电机的旋转，即整个控制过程无法实现。在700ms的时间结束后，此时数据选择器U2由于电路C1，R1所成的RC延时电路也正好到达700ms的时间点，所以数据选择器U2提供了ABZ信号的通路，主控芯片U3可以从数据选择器U2处获取ABZ信号，并从中读取精确的伺服电子转子的运行位置，从而最终实现伺服电机正常的启动和运行过程。

需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (8)

1.一种新型省线式编码器电路，其特征在于，包括编码器电路(1)、电源电路(2)和主控芯片U3，所述电源电路(2)与所述主控芯片U3连接，所述编码器电路(1)包括磁编码芯片U1、数据选择器U2、可调电阻R1和电容C1，所述磁编码芯片U1的U端、V端、W端、A端、B端和Z端分别与所述数据选择器U2的3A端、2A端、1A端、1B端、2B端和ˉ3B端一一对应连接，所述可调电阻R1与所述电容C1并联后与所述数据选择器U2的A/B端连接，所述数据选择器U2的1Y端、2Y端和3Y端分别与所述主控芯片U3的PA8端、PA9端和PA10端一一对应连接，所述磁编码芯片U1的HVPP端、VDD端和所述可调电阻R1分别与5V电源连接，所述磁编码芯片U1的VSS端分别与所述电容C1和所述数据选择器U2的G端并联接地。

2.根据权利要求1所述的新型省线式编码器电路，其特征在于，所述电源电路(2)包括稳压芯片U4、电阻R2、电容C2、电容C3、电容C4、电容C5和电容C6，所述电容C2与所述稳压芯片U4的输入端并联后与5V电源连接，所述稳压芯片U4的输出端分别与所述电容C3、所述电容C4和所述电容C5并联后与所述电阻R2连接，所述电阻R2与所述电容C6并联后与所述主控芯片U3的VDD_2端连接，为所述主控芯片U3提供3.3V电压，所述电容C2、所述稳压芯片U4的GND端、所述电容C3、所述电容C4、所述电容C5和所述电容C6并联接地。

3.根据权利要求1所述的新型省线式编码器电路，其特征在于，所述磁编码芯片U1为MT6825。

4.根据权利要求1所述的新型省线式编码器电路，其特征在于，所述数据选择器U2为74ALS157。

5.根据权利要求1所述的新型省线式编码器电路，其特征在于，所述主控芯片U3为STM32F103RFT6。

6.根据权利要求2所述的新型省线式编码器电路，其特征在于，所述稳压芯片U4为LM1117-3.3。

7.根据权利要求2所述的新型省线式编码器电路，其特征在于，所述可调电阻R1的阻值为50KΩ，所述电阻R2的阻值为0Ω。

8.根据权利要求2所述的新型省线式编码器电路，其特征在于，所述电容C1和所述电容C3的电容量均为0.1μF，所述电容C2的电容量为1μF，所述电容C4和所述电容C5的电容量为470μF，所述电容C6的电容量为1F。

Images