CN210897281U - 浪涌保护器件 - Google Patents
浪涌保护器件 Download PDFInfo
- Publication number
- CN210897281U CN210897281U CN201922446222.7U CN201922446222U CN210897281U CN 210897281 U CN210897281 U CN 210897281U CN 201922446222 U CN201922446222 U CN 201922446222U CN 210897281 U CN210897281 U CN 210897281U
- Authority
- CN
- China
- Prior art keywords
- protection device
- semiconductor layer
- surge protection
- groove
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型公开了一种浪涌保护器件。所述浪涌保护器件包括：衬底；位于所述衬底上的第一半导体层；位于所述第一半导体层中的第一掩埋层；所述第一半导体层还包括第一凹槽，所述衬底的一部分填充所述第一凹槽；其中，所述第一掩埋层位于所述第一半导体层远离所述衬底的一面；所述第一凹槽位于所述第一半导体层靠近所述衬底的一面，且与所述第一掩埋层相对；覆盖所述第一掩埋层及所述第一半导体层的第二半导体层。本实用新型实施例能够降低浪涌保护器件的导通电压。
Description
技术领域
本实用新型实施例涉及半导体技术，尤其涉及一种浪涌保护器件。
背景技术
随着浪涌保护器件技术的发展，浪涌保护器件，如SIDACtor已广泛地应用于保护电路设备，如半导体设备的领域，避免电路设备由于瞬态电压过大而烧坏。
图1为现有技术的一种浪涌保护器件的结构示意图，参考图1，浪涌保护器件包括衬底101’，第一半导体层102’，形成在第一半导体层102’中的掩埋层103’，起到控制浪涌保护器件击穿电压的作用，第二半导体层104’，形成在第二半导体层104’中的多个发射极105’。
然而，现有的浪涌保护器件导通电压(switching voltage)较大，在通信等要求导通电压较小的领域应用受限。
实用新型内容
本实用新型提供一种浪涌保护器件，以降低浪涌保护器件的导通电压。
本实用新型实施例提供了一种浪涌保护器件，所述浪涌保护器件包括：衬底；位于所述衬底上的第一半导体层；位于所述第一半导体层中的第一掩埋层；所述第一半导体层还包括第一凹槽，所述衬底的一部分填充所述第一凹槽；其中，所述第一掩埋层位于所述第一半导体层远离所述衬底的一面；所述第一凹槽位于所述第一半导体层靠近所述衬底的一面，且与所述第一掩埋层相对；覆盖所述第一掩埋层及所述第一半导体层的第二半导体层。
可选地，沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影与所述第一掩埋层的投影形状相同。
可选地，沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影与所述第一掩埋层的投影完全重叠。
可选地，沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影为圆形或者多边形。
可选地，所述第一凹槽的深度为50微米。
可选地，所述衬底为P型半导体层，所述第一半导体层为N-型半导体层，所述第一掩埋层为N型半导体层，所述第二半导体层为P型半导体层。
可选地，还包括位于所述第一半导体层中的第二掩埋层，所述第一半导体层还包括第二凹槽，所述第二半导体层的一部分填充所述第二凹槽；其中，所述第二掩埋层位于所述第一半导体层靠近所述衬底的一面；所述第二凹槽位于所述第一半导体层远离所述衬底的一面，且与所述第二掩埋层相对。
可选地，沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影与所述第二掩埋层的投影形状相同。
可选地，沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影与所述第二掩埋层的投影完全重叠。
可选地，沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影为圆形或多边形。
可选地，所述第二凹槽的深度为50微米。
本实用新型采用的浪涌保护器件包括衬底；位于衬底上的第一半导体层；位于半导体层中的第一掩埋层；第一半导体层还包括第一凹槽；衬底的一部分填充第一凹槽；其中，第一掩埋层位于第一半导体层远离衬底的一面；第一凹槽位于第一半导体层靠近衬底的一面，且与第一掩埋层相对；覆盖第一掩埋层及第一半导体层的第二半导体层。由于设置了第一凹槽，第一凹槽内填充有衬底的材料，且第一凹槽的位置与掩埋层相对，能够降低浪涌保护器件的整体电阻，从而降低浪涌保护器件的导通电压。
附图说明
图1为现有技术的一种浪涌保护器件的结构示意图；
图2为本实用新型实施例提供的一种浪涌保护器件的结构示意图；
图3为本实用新型实施例提供的又一种浪涌保护器件的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图2为本实用新型实施例提供的一种浪涌保护器件的结构示意图，参考图2，浪涌保护器件包括：衬底101；位于衬底101上的第一半导体层102；位于半导体层102中的第一掩埋层103；第一半导体层102还包括第一凹槽1021；衬底101的一部分填充第一凹槽1021；其中，第一掩埋层103位于第一半导体层102远离衬底101的一面；第一凹槽1021位于第一半导体层102靠近衬底101的一面，且与第一掩埋层103相对；覆盖第一掩埋层103及第一半导体层102的第二半导体层104。
具体地，具体地，如图2所示，衬底101的可为P型半导体层，第一半导体层102可为N-型半导体层，掩埋层103的可为重掺杂的P型半导体层，第二半导体层104可为P型半导体层，第二半导体层104中还可包括多个第一发射极105,第一发射极105的材料可为N+型半导体层，第一发射极105可环绕有多个短路点，短路点则用于限定浪涌保护器件的导通和关断电流，浪涌保护器件还可包括位于衬底101远离第一半导体层101一侧的第一金属层,以及位于第二半导体层104上的第二金属层，从而引出浪涌保护器件的两个电极。此时浪涌保护器件为四层器件，即PNPN型浪涌保护器件。在本实施例中，第一凹槽1021与第一掩埋层103相对可理解为：在垂直于浪涌保护器件的方向Y上，第一凹槽1021的投影与第一掩埋层103的投影交叠，由于第一凹槽1021内填充的是衬底101的材料，第一半导体层102相对于第一掩埋层103的部分与衬底101之间形成的PN结较小，也即降低了浪涌保护器件的整体电阻，从而降低了浪涌保护器件的导通电压，更有利于应用到通信等需要较低导通电压的领域。
本实施例的技术方案，采用的浪涌保护器件包括衬底；位于衬底上的第一半导体层；位于半导体层中的第一掩埋层；第一半导体层还包括第一凹槽；衬底的一部分填充第一凹槽；其中，第一掩埋层位于第一半导体层远离衬底的一面；第一凹槽位于第一半导体层靠近衬底的一面，且与第一掩埋层相对；覆盖第一掩埋层及第一半导体层的第二半导体层。由于设置了第一凹槽，第一凹槽内填充有衬底的材料，且第一凹槽的位置与掩埋层相对，能够降低浪涌保护器件的整体电阻，从而降低浪涌保护器件的导通电压。
可选地，继续参考图2，沿垂直于浪涌保护器件的方向，第一凹槽1021的投影与第一掩埋层103的投影形状相同。
具体地，第一凹槽1021在沿垂直于浪涌保护器件的方向Y上的投影可为圆形或者多边形；当第一凹槽1021在沿垂直于浪涌保护器件的方向Y上的投影为圆形时，第一掩埋层103在沿垂直于浪涌保护器件的方向Y上的投影也为圆形；当第一凹槽1021在沿垂直于浪涌保护器件的方向Y上的投影为多边形时，第一掩埋层103在沿垂直于浪涌保护器件的方向Y上的投影也为多边形；例如第一凹槽的形状为圆柱形或者棱柱形，更有利于第一凹槽的制作，从而降低成本；另一方面，沿垂直于浪涌保护器件的方向，第一凹槽1021的投影与第一掩埋层103的投影形状相同，第一凹槽1021与第一掩埋层103位置上更容易相对，更有利于减小第一半导体层102相对于第一掩埋层103的部分与衬底101之间形成的PN结，从而更加有利于降低浪涌保护器件的电阻。
可选地，沿垂直于浪涌保护器件的方向，第一凹槽1021的投影与第一掩埋层103的投影完全重叠。
这样设置，能够更大限度地减小第一半导体层102相对于第一掩埋层103的部分与衬底101之间形成的PN结，从而更好地降低浪涌保护器件的电阻，以降低浪涌保护器件的导通电压。
可选地，第一凹槽1021的深度为50微米。
具体地，第一凹槽1021的深度可根据浪涌保护器件所需要的导通电压来确定，如当浪涌保护器件所需的导通电压较小时，可设置第一凹槽1021的深度较深；而当浪涌保护器件所需的导通电压较大时，可设置第一凹槽1021的深度较浅。本实施例中，优选第一凹槽1021的深度为50微米，其导通电压更符合通信领域对浪涌保护器件导通电压的需求。
可选地，图3为本实用新型实施例提供的又一种浪涌保护器件的结构示意图，参考图3，浪涌保护器件还包括位于第一半导体层102中的第二掩埋层106，第一半导体层102还包括第二凹槽1022；其中，第二掩埋层106位于第一半导体层102靠近衬底101的一面，第二凹槽1022位于第一半导体层102远离衬底101的一面，且与第二掩埋层106相对。
具体地，第一半导体层102上位于同一面的凹槽和掩埋层位于不同的侧，如在图3中，第一凹槽1021和第一掩埋层103位于第一半导体层的左侧，第二凹槽1022和第二掩埋层106位于第一半导体层的右侧；第二掩埋层106的材料与第一掩埋层103的材料相同，还可包括多个第二发射极107，第二发射极107的材料与第一发射极105的材料相同，本实施例中的浪涌保护器件为双向浪涌保护器件，第二凹槽1022与第二掩埋层106相对可理解为：在垂直于浪涌保护器件的方向Y上，第二凹槽1022的投影与第二掩埋层106的投影交叠，由于第二凹槽1022内填充的是第二半导体层104的材料，第一半导体层102相对于第二掩埋层106的部分与第二半导体层104之间形成的PN结较小，也即降低了浪涌保护器件的整体电阻，从而降低了浪涌保护器件的导通电压，更有利于应用到通信等需要较低导通电压的领域。
可选地，沿垂直于浪涌保护器件的方向，第二凹槽1022的投影与第二掩埋层106的投影形状相同。
具体地，第二凹槽1022在沿垂直于浪涌保护器件的方向Y上的投影可为圆形或者多边形；当第二凹槽1022在沿垂直于浪涌保护器件的方向Y上的投影为圆形时，第二掩埋层106在沿垂直于浪涌保护器件的方向Y上的投影也为圆形；当第二凹槽1022在沿垂直于浪涌保护器件的方向Y上的投影为多边形时，第二掩埋层106在沿垂直于浪涌保护器件的方向Y上的投影也为多边形；例如第二凹槽的形状为圆柱形或者棱柱形，更有利于第二凹槽的制作，从而降低成本；另一方面，沿垂直于浪涌保护器件的方向，第二凹槽1022的投影与第二掩埋层106的投影形状相同，第二凹槽1022与第二掩埋层106位置上更容易相对，更有利于减小第二半导体层102相对于第二掩埋层103的部分与第二半导体层104之间形成的PN结，从而更加有利于降低浪涌保护器件的电阻。
可选地，沿垂直于浪涌保护器件的方向，第二凹槽1022的投影与第二掩埋层106的投影完全重叠。
这样设置，能够更大限度地减小第一半导体层102相对于第二掩埋层106的部分与第二半导体层104之间形成的PN结，从而更好地降低浪涌保护器件的电阻，以降低浪涌保护器件的导通电压。
可选地，第二凹槽1022的深度为50微米。
具体地，第二凹槽1022的深度可根据浪涌保护器件所需要的导通电压来确定，如当浪涌保护器件所需的导通电压较小时，可设置第二凹槽1022的深度较深；而当浪涌保护器件所需的导通电压较大时，可设置第二凹槽1022的深度较浅。本实施例中，优选第二凹槽1022的深度为50微米，其导通电压更符合通信领域对浪涌保护器件导通电压的需求。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (11)
1.一种浪涌保护器件，其特征在于，所述浪涌保护器件包括：
衬底；
位于所述衬底上的第一半导体层；
位于所述第一半导体层中的第一掩埋层；所述第一半导体层还包括第一凹槽，所述衬底的一部分填充所述第一凹槽；
其中，所述第一掩埋层位于所述第一半导体层远离所述衬底的一面；所述第一凹槽位于所述第一半导体层靠近所述衬底的一面，且与所述第一掩埋层相对；
覆盖所述第一掩埋层及所述第一半导体层的第二半导体层。
2.根据权利要求1所述的浪涌保护器件，其特征在于，沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影与所述第一掩埋层的投影形状相同。
3.根据权利要求2所述的浪涌保护器件，其特征在于，
沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影与所述第一掩埋层的投影完全重叠。
4.根据权利要求2所述的浪涌保护器件，其特征在于，沿垂直于所述浪涌保护器件的方向，所述第一凹槽的投影为圆形或者多边形。
5.根据权利要求1所述的浪涌保护器件，其特征在于，所述第一凹槽的深度为50微米。
6.根据权利要求1所述的浪涌保护器件，其特征在于，所述衬底为P型半导体层，所述第一半导体层为N-型半导体层，所述第一掩埋层为N型半导体层，所述第二半导体层为P型半导体层。
7.根据权利要求1所述的浪涌保护器件，其特征在于，
还包括位于所述第一半导体层中的第二掩埋层，所述第一半导体层还包括第二凹槽，所述第二半导体层的一部分填充所述第二凹槽；
其中，所述第二掩埋层位于所述第一半导体层靠近所述衬底的一面；所述第二凹槽位于所述第一半导体层远离所述衬底的一面，且与所述第二掩埋层相对。
8.根据权利要求7所述的浪涌保护器件，其特征在于，
沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影与所述第二掩埋层的投影形状相同。
9.根据权利要求7所述的浪涌保护器件，其特征在于，
沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影与所述第二掩埋层的投影完全重叠。
10.根据权利要求7所述的浪涌保护器件，其特征在于，
沿垂直于所述浪涌保护器件的方向，所述第二凹槽的投影为圆形或多边形。
11.根据权利要求7所述的浪涌保护器件，其特征在于，
所述第二凹槽的深度为50微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922446222.7U CN210897281U (zh) | 2019-12-30 | 2019-12-30 | 浪涌保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922446222.7U CN210897281U (zh) | 2019-12-30 | 2019-12-30 | 浪涌保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210897281U true CN210897281U (zh) | 2020-06-30 |
Family
ID=71321484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922446222.7U Expired - Fee Related CN210897281U (zh) | 2019-12-30 | 2019-12-30 | 浪涌保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210897281U (zh) |
-
2019
- 2019-12-30 CN CN201922446222.7U patent/CN210897281U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338854B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
| US9153575B2 (en) | Semiconductor device | |
| TWI692164B (zh) | 低電容瞬變電壓抑制器 | |
| US9202938B2 (en) | Latch-up free vertical TVS diode array structure using trench isolation | |
| CN106133889A (zh) | 半导体装置 | |
| US9312372B2 (en) | Semiconductor device | |
| US9379225B2 (en) | Semiconductor device | |
| JP2020177973A (ja) | 半導体装置 | |
| US9231092B2 (en) | Bi-directional switch with Q1 and Q4 control | |
| CN210956686U (zh) | 瞬变电压抑制二极管 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US8698227B2 (en) | Mesa-type bidirectional Shockley diode | |
| CN111092114A (zh) | 半导体装置及半导体装置的制造方法 | |
| US11296071B2 (en) | Device of protection against electrostatic discharges | |
| CN210897281U (zh) | 浪涌保护器件 | |
| US20180012982A1 (en) | Semiconductor device | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| CN102136491B (zh) | 栅极绝缘双接面晶体管静电放电防护元件 | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US20150333132A1 (en) | Termination structure of semiconductor device and method for manufacturing the same | |
| US11437365B2 (en) | Device of protection against electrostatic discharges | |
| US8686515B2 (en) | Double-groove bidirectional vertical component | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 | |
| CN211376646U (zh) | 浪涌保护器件 | |
| US4331969A (en) | Field-controlled bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200630 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |