CN210780846U - 基于nuc972与fpga的mvb板卡 - Google Patents

Abstract

本实用新型公开了本实用新型提供如下技术方案：基于NUC972与FPGA的MVB板卡，包括MVB板卡，所述MVB板卡上集成有LED指示灯、隔离电路模块、面板D89‑A、面板D89‑B、面板D89‑A音频总线输入模块、面板D89‑B音频总线输出模块、第一485收发器、第二485收发器、继电器、音频总线模块、FPGA板、数模转换、模数转换器ADC、管理单元、时钟电池、MLVDS‑J1接口输出模块、数据编解码器Codec、NUC972单片机和Msata接口板。本基于NUC972与FPGA的MVB板卡，实现MVB板卡的应用，亦可兼用其他设计，通过NUC972单片机的接口种类和FPGA板数据处处理的能力，实现其他功能，其他设备接可收到相关信息，通过其他设备实现对列车状态进行监控。

Description

基于NUC972与FPGA的MVB板卡

技术领域

本实用新型涉及轨道交通技术领域，具体为基于NUC972与FPGA的MVB板卡。

背景技术

目前轨道交通领域对车载列车的运行信息的收集和处理的要求越来越高，对车载总线的带宽、位宽、工作频率要求也随之提高。因此TCN(列车通讯网络)应运而生，WTB和MVB作为TCN的两个层次结构的网络也须做相应的更新换代，基于此，提出基于NUC972与FPGA的MVB板卡。

实用新型内容

本实用新型的目的在于提供基于NUC972与FPGA的MVB板卡，具有采用模块化设计，实现MVB板卡的应用，亦可兼用其他设计，实现对列车状态的监控的优点，解决了现有技术中的问题。

为实现上述目的，本实用新型提供如下技术方案：基于NUC972与FPGA的MVB板卡，包括MVB板卡，所述MVB板卡上集成有LED指示灯、隔离电路模块、面板D89-A、面板D89-B、面板D89-A音频总线输入模块、面板D89-B音频总线输出模块、第一485收发器、第二485收发器、继电器、音频总线模块、FPGA板、数模转换器DAC、模数转换器ADC、管理单元、时钟电池、MLVDS-J1接口输出模块、数据编解码器Codec、NUC972单片机和Msata接口板，所述面板D89-A连接到第一485收发器的输出端，面板D89-B连接到第二485收发器的输出端，第一485收发器和第二485收发器的输入端连接到继电器的输入端，继电器的输入端连接到面板D89-A音频总线输入模块及面板D89-B音频总线输出模块的输出端；所述音频总线模块包括音频总线A和音频总线B，数据编解码器Codec(18)采用音频总线A与面板D89-A音频总线输入模块相连，数据编解码器Codec采用音频总线B与面板D89-B音频总线输出模块相连；所述FPGA板采用TX_A接线与第一485收发器相连，FPGA板采用TX_B接线与第二485收发器相连，FPGA板的输入端与数模转换器DAC的输出端连接，数模转换器DAC的输入端连接到音频总线模块上；所述FPGA板的输出端与模数转换器ADC的输入端相连，模数转换器ADC的输出端连接到音频总线模块上；所述数据编解码器Codec的输出端接到FPGA板上；所述FPGA板的输出端与MLVDS-J1接口输出模块的输入端连接；所述时钟电池和NUC972单片机与FPGA板相连，Msata接口板连接到NUC972单片机的输出端；所述LED指示灯与管理单元相连，管理单元连接到NUC972单片机上。

优选的，所述FPGA板的EBI总线、I2S、address端子与NUC972单片机相连。

优选的，所述第一485收发器和第二485收发器分别将差分信号转换成标准的TX_A/RX_A、TX_B/RX_B信号，然后连接到FPGA板的数据接收口。

优选的，所述NUC972单片机处理后的数据输出格式为网络数据、串口数据以及CAN。

优选的，所述NUC972单片机外接serdes芯片处理，直连至CPCI连接器输出。

与现有技术相比，本实用新型的有益效果如下：

本基于NUC972与FPGA的MVB板卡，采用模块化设计，实现MVB板卡的应用，亦可兼用其他设计，通过NUC972单片机的接口种类和FPGA板数据处处理的能力，实现其他功能，其在列车上把RS485差分信号转换成数字信号，并按照相关协议将数字信号转化为网络数据，让其他设备接收到相关信息，通过其他设备实现对列车状态进行监控。

附图说明

图1为本实用新型的整体结构示意图；

图2为本实用新型的信号流向框图。

图中：1、MVB板卡；2、LED指示灯；3、隔离电路模块；4、面板D89-A；5、面板D89-B；6、面板D89-A音频总线输入模块；7、面板D89-B音频总线输出模块；8、第一485收发器；9、第二485收发器；10、继电器；11、音频总线模块；12、FPGA板；13、数模转换器DAC；14、模数转换器ADC；15、管理单元；16、时钟电池；17、MLVDS-J1接口输出模块；18、数据编解码器Codec；19、NUC972单片机；20、Msata接口板。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-2，基于NUC972与FPGA的MVB板卡，包括MVB板卡1、MVB板卡1上集成有LED指示灯2、隔离电路模块3、面板D89-A4、面板D89-B5、面板D89-A音频总线输入模块6、面板D89-B音频总线输出模块7、第一485收发器8、第二485收发器9、继电器10、音频总线模块11、FPGA板12、数模转换器DAC13、模数转换器ADC14、管理单元15、时钟电池16、MLVDS-J1接口输出模块17、数据编解码器Codec18、NUC972单片机19和Msata接口板20，面板D89-A4连接到第一485收发器8的输出端，面板D89-B5连接到第二485收发器9的输出端，第一485收发器8和第二485收发器9的输入端连接到继电器10的输入端，继电器10的输入端连接到面板D89-A音频总线输入模块6及面板D89-B音频总线输出模块7的输出端，其中第一485收发器8和第二485收发器9分别将差分信号转换成标准的TX_A/RX_A、TX_B/RX_B信号，然后连接到FPGA板12的数据接收口；音频总线模块11包括音频总线A和音频总线B，数据编解码器Codec18采用音频总线A与面板D89-A音频总线输入模块6相连，数据编解码器Codec18采用音频总线B与面板D89-B音频总线输出模块7相连；FPGA板12采用TX_A接线与第一485收发器8相连，FPGA板12采用TX_B接线与第二485收发器9相连，FPGA板12的输入端与数模转换器DAC13的输出端连接，数模转换器DAC13的输入端连接到音频总线模块11上，其中FPGA板12的EBI总线、I2S、address端子与NUC972单片机19相连，NUC972单片机19处理后的数据输出格式为网络数据、串口数据以及CAN，NUC972单片机19外接serdes芯片处理，直连至CPCI连接器输出，上位机软件(serdes芯片)接收相关信息并处理，通过网卡发出；FPGA板12的输出端与模数转换器ADC14的输入端相连，模数转换器ADC14的输出端连接到音频总线模块11上；数据编解码器Codec18的输出端接到FPGA板12上；FPGA板12的输出端与MLVDS-J1接口输出模块17的输入端连接；时钟电池16和NUC972单片机19与FPGA板12相连，Msata接口板20连接到NUC972单片机19的输出端；LED指示灯2与管理单元15相连，管理单元15连接到NUC972单片机19上。

该基于NUC972与FPGA的MVB板卡，收集当前MVB总线上的所有设备信息(如：列车的速度、列车开关门状态、列车当前温度等)，并处理上集WTB发送过来的数据信息来进行相应的响应，具体过程如下：第一485收发器8、第二485收发器9接收RS485格式的差分信号，在列车上把RS485差分信号转换成数字信号，数字信号传输至FPGA板12，利用FPGA板12的数据处理能力、编解码能力、算法设计等，将其转换成数字信号，NUC972单片机19接收相关数字信号，通过相关协议处理成可被识别的相关应用层信息，Msata接口板20连接其他设备，被其他设备接收相关信息(如：TCMS信息、时钟信息、专家数据等)。

综上所述：本基于NUC972与FPGA的MVB板卡，采用模块化设计，实现MVB板卡的应用，亦可兼用其他设计，通过NUC972单片机19的接口种类和FPGA板12数据处处理的能力，实现其他功能，其在列车上把RS485差分信号转换成数字信号，并按照相关协议将数字信号转化为网络数据，让其他设备接收到相关信息，通过其他设备实现对列车状态进行监控。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (5)

1.基于NUC972与FPGA的MVB板卡，包括MVB板卡(1)，其特征在于：所述MVB板卡(1)上集成有LED指示灯(2)、隔离电路模块(3)、面板D89-A(4)、面板D89-B(5)、面板D89-A音频总线输入模块(6)、面板D89-B音频总线输出模块(7)、第一485收发器(8)、第二485收发器(9)、继电器(10)、音频总线模块(11)、FPGA板(12)、数模转换器DAC(13)、模数转换器ADC(14)、管理单元(15)、时钟电池(16)、MLVDS-J1接口输出模块(17)、数据编解码器Codec(18)、NUC972单片机(19)和Msata接口板(20)，所述面板D89-A(4)连接到第一485收发器(8)的输出端，面板D89-B(5)连接到第二485收发器(9)的输出端，第一485收发器(8)和第二485收发器(9)的输入端连接到继电器(10)的输入端，继电器(10)的输入端连接到面板D89-A音频总线输入模块(6)及面板D89-B音频总线输出模块(7)的输出端；所述音频总线模块(11)包括音频总线A和音频总线B，数据编解码器Codec(18)采用音频总线A与面板D89-A音频总线输入模块(6)相连，数据编解码器Codec(18)采用音频总线B与面板D89-B音频总线输出模块(7)相连；所述FPGA板(12)采用TX_A接线与第一485收发器(8)相连，FPGA板(12)采用TX_B接线与第二485收发器(9)相连，FPGA板(12)的输入端与数模转换器DAC(13)的输出端连接，数模转换器DAC(13)的输入端连接到音频总线模块(11)上；所述FPGA板(12)的输出端与模数转换器ADC(14)的输入端相连，模数转换器ADC(14)的输出端连接到音频总线模块(11)上；所述数据编解码器Codec(18)的输出端接到FPGA板(12)上；所述FPGA板(12)的输出端与MLVDS-J1接口输出模块(17)的输入端连接；所述时钟电池(16)和NUC972单片机(19)与FPGA板(12)相连，Msata接口板(20)连接到NUC972单片机(19)的输出端；所述LED指示灯(2)与管理单元(15)相连，管理单元(15)连接到NUC972单片机(19)上。

2.根据权利要求1所述的基于NUC972与FPGA的MVB板卡，其特征在于：所述FPGA板(12)的EBI总线、I2S、address端子与NUC972单片机(19)相连。

3.根据权利要求1所述的基于NUC972与FPGA的MVB板卡，其特征在于：所述第一485收发器(8)和第二485收发器(9)分别将差分信号转换成标准的TX_A/RX_A、TX_B/RX_B信号，然后连接到FPGA板(12)的数据接收口。

4.根据权利要求1所述的基于NUC972与FPGA的MVB板卡，其特征在于：所述NUC972单片机(19)处理后的数据输出格式为网络数据、串口数据以及CAN。

5.根据权利要求1所述的基于NUC972与FPGA的MVB板卡，其特征在于：所述NUC972单片机(19)外接serdes芯片处理，直连至CPCI连接器输出。

Images