CN210780705U - 一种时钟分频校准电路 - Google Patents

一种时钟分频校准电路 Download PDF

Info

Publication number
CN210780705U
CN210780705U CN201922085443.6U CN201922085443U CN210780705U CN 210780705 U CN210780705 U CN 210780705U CN 201922085443 U CN201922085443 U CN 201922085443U CN 210780705 U CN210780705 U CN 210780705U
Authority
CN
China
Prior art keywords
clock
frequency division
signal
circuit
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922085443.6U
Other languages
English (en)
Inventor
周梦杰
只生武
马元君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Derui Zhixin Electronic Technology Co ltd
Original Assignee
Nanjing Derui Zhixin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Derui Zhixin Electronic Technology Co ltd filed Critical Nanjing Derui Zhixin Electronic Technology Co ltd
Priority to CN201922085443.6U priority Critical patent/CN210780705U/zh
Application granted granted Critical
Publication of CN210780705U publication Critical patent/CN210780705U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

本申请公开了一种时钟分频校准电路，包括时钟分频电路和分频时钟校准电路；时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。本申请提供的时钟分频校准电路实现采样时钟的分频，且有多路不同占空比的分频时钟输出，可供多样化选择；同时分频时钟皆可与采样时钟上升沿对齐，且时钟高电平结束时刻也与采样时钟clk对齐，避免应用在不同模块的各时钟采样到的数据不一致，提高整体电路的精确度。

Description

一种时钟分频校准电路
技术领域
本申请涉及集成电路，具体涉及一种时钟分频校准电路。
背景技术
在集成电路内部通常需要不同模块的时钟满足特定的时序要求。在ADC电路中，高速和高精度一直都是重要的设计目标。而流水线模数转换器(Pipelined ADC)是一种较为主流的ADC产品之一。为实现更高的精度，往往采用特定的算法用以对电路进行校准。在含校准结构的流水线模数转换器(Pipelined ADC) 中包含主ADC和辅助ADC以及其他功能模块。为实现最终的校准功能，需要辅助 ADC的量化采样时钟是主ADC的采样时钟的多种占空比的某一分频频率，且辅助 ADC中的时钟上升沿控制的采样结束时刻需与主ADC保持相位结束时刻一致。若不对齐，会造成主ADC采样的数据与辅助ADC采样到的数据不一致，从而导致最终的输出精度下降。传统的时钟校准方法需要估计时钟失配的误差，通过各种手段对所需校准时钟采样后的输出进行补偿或者通过各种方式对时钟进行补偿，可能会采用到复杂的乘法器模块，减法器模块等，电路相对较复杂。
实用新型内容
实用新型目的：本申请的目的在于提供一种时钟分频校准电路，用于解决现有技术中分频信号与采样时钟上升沿及下降沿结束时不对齐、相位不一致的问题。
技术方案：本申请提供了一种时钟分频校准电路，包括时钟分频电路和分频时钟校准电路；
时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；
分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。
进一步地，时钟分频电路包括缓冲器和M个分频D触发器，分别为第一分频D触发器、第二分频D触发器……第i分频D触发器……第M分频D触发器；其中M为正整数即
Figure DEST_PATH_GDA0002445428020000012
M>2，M为偶数；
Figure DEST_PATH_GDA0002445428020000013
i<M；
第一分频D触发器的输入端D接高电平，第i分频D触发器的正向输出端Q 接第i+1分频D触发器的输入端D；
第M分频D触发器的反向输出端
Figure DEST_PATH_GDA0002445428020000011
接缓冲器的输入端；第i分频D触发器的清零端口均接缓冲器的输出端；
M个分频D触发器的时钟输入端口clk均接采样时钟信号。
进一步地，缓冲器可采用一个或多个反相器串联的电路结构。
进一步地，分频时钟校准电路包括第一延时电路、反相器、校准D触发器、或非门、第二延时电路和或门；
采样时钟信号分别连接第一延时电路和反相器的输入端，用于输出采样时钟延迟信号和采样时钟反相信号；校准D触发器的时钟输入端口接入采样时钟反相信号，其输入端D接入待校准时钟分频信号的前一级分频D触发器的反向输出，其清零端连接至高电平；
校准D触发器的正向输出端与第一延时电路的输出端连接至或非门，共同作为或非门的输入；
第二延时电路输入端连接待校准信号，其输出端与或非门的输出端连接至或门，共同作为或门的输入；或门的输出即为已校准时钟分频信号。
进一步地，第一延时电路可采用一个或多个反相器串联的电路结构。
进一步地，第一延时电路采用延时大小可调的延时电路结构，通过外部数字信号可对延时电路的延时大小进行调控。
有益效果：与现有技术相比，本申请提供的时钟分频校准电路实现采样时钟的分频，且有多路不同占空比的分频时钟输出，可供多样化选择；同时分频时钟皆可与采样时钟上升沿对齐，且时钟高电平结束时刻也与采样时钟clk对齐，避免应用在不同模块的各时钟采样到的数据不一致，提高整体电路的精确度。另外，本实用新型只需要简单的几个延时模块与逻辑门电路即可实现不同频率的时钟的校准，电路简单易于实现。
附图说明
图1为本实用新型的时钟分频电路示意图；
图2为本实用新型的分频时钟校准电路示意图；
图3为本实用新型的时钟信号输出对比曲线。
具体实施方式
下面结合附图和实施例对本申请做进一步描述：
本申请提供了一种时钟分频校准电路，包括时钟分频电路和分频时钟校准电路；时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。可根据所需要实现的分频时钟频率与采样时钟频率的比值来选择D触发器的个数。在本实施例中选择实现的是采样时钟的八分频时钟，采样时钟频率fclk与本实施例中的分频时钟频率f的比值为8。
如图1所示，时钟分频电路包括1个缓冲器和8个分频D触发器，分别为第一分频D触发器、第二分频D触发器……第i分频D触发器……第八分频D触发器；其中i为正整数，即
Figure DEST_PATH_GDA0002445428020000032
i<8。每个D触发器包括输入端口D，触发时钟端口，清零端口CLR，正向输出端口Q和反向输出端口
Figure DEST_PATH_GDA0002445428020000031
正向输出端口Q在触发时钟上升沿到来后的状态为当前输入D的状态，而清零端口CLR为低电平时，正向输出端口Q为低电平。在时钟分频电路中所有D触发器的触发时钟端口采用采样时钟clk控制。
第一分频D触发器A1的输入端D接高电平vdd，A1的正向输出d1连接至第二分频D触发器A2输入端口D，A2的正向输出d2连接至第三分频D触发器 A3的输入端口D，A3的正向输出d3连接至第四分频D触发器A4的输入端口D， A4的正向输出d4连接至第五分频D触发器A5的输入端口D，A5的正向输出d5 连接至第六分频D触发器A6的输入端口D，A6的正向输出d6连接至第七分频D 触发器A7的输入端口D，A7的正向输出d7连接至第八分频D触发器A8的输入端口D；
第八分频D触发器A8的反向输出端口
Figure DEST_PATH_GDA0002445428020000033
的输出d8b通过一缓冲器后输出信号rn，缓冲器的输出端连接至分频时钟电路中的所有分频D触发器清零端口 CLR处，将输出信号rn作为清零端口CLK的输入。所述八个D触发器的正向输出Q分别为d1，d2，d3，d4……d7，d8，所述八个D触发器的反向输出Q-分别为d1b，d2b，d3b，d4b……d7b，d8b。
在本申请的另一实施例中，缓冲器可采用多个反相器串联的电路结构。
如图2所示，在本实施例中，分频时钟校准电路包括第一延时电路、反相器、校准D触发器、或非门、第二延时电路和或门。
采样时钟信号clk分别连接第一延时电路和反相器的输入端，用于输出采样时钟延迟信号clk_delay和采样时钟反相信号clkb；校准D触发器B1的时钟输入端口接入采样时钟反相信号clkb，其输入端D接入待校准时钟分频信号的前一级分频D触发器的反向输出，其清零端连接至高电平vdd。在本实施例中，选择第四分频D触发器的正向输出信号d4作为待校准时钟分频信号，则校准D触发器B1的输入端D接入第三分频D触发器的反向输出信号d3b。
校准D触发器B1的正向输出端的输出信号dni与第一延时电路的输出端输出的信号clk_delay连接至或非门，共同作为或非门的输入，得到或非门的输出信号clk_delay_out；
第二延时电路输入端连接待校准信号d4，其输出端的输出信号d4_delay与或非门的输出端信号clk_delay_out连接至或门，共同作为或门的输入；或门的输出即为已校准时钟分频信号clk_d4。此时输出的clk_d4则是一个与采样时钟 clk上升沿对齐，且频率为fclk/8，占空比为50％的时钟。
在本申请的其他实施例中，可根据电路需求确定需要的占空比，可选择d1， d2，d3……d7或者d1b，d2b，d3b……d7b输出至延时电路后与采样时钟的延时 clk_delay_out作为或门的输入，输出分频时钟clk_d1,clk_d2,clk_d3，clk_d4 以及clk_d1b，clk_d2b，clk_d3b，clk_d4b，占空比分别为12.5％，25％，37.5％， 50％……87.5％。
如图3所示，本实施例的采样时钟clk，d4和clk_d4的输出曲线对比，d4 是clk的8分频时钟，且占空比为50％，clk_d4是clk的8分频时钟，占空比约为50％，并且用clk_d4上升沿控制的模块的采样结束时刻与采样时钟clk上升沿控制的其他模块保持相位结束时刻一致，只存在几百皮秒的延时。
在本申请的实施例中，第一延时电路可采用一个或多个反相器串联的电路结构，也可采用延时大小可调的延时电路结构，通过外部数字信号可对延时电路的延时大小进行调控。
以上具体实施例应理解为仅用于说明本实用新型而不是用于限制本实用新型的保护范围，在阅读本实用新型记载的内容之后，技术人员可以对本实用新型做各种改动或参数修改，这些等效变化和修饰同样落入本实用新型权利要求书所限定的范围。

Claims (6)

1.一种时钟分频校准电路，其特征在于，包括时钟分频电路和分频时钟校准电路；
所述时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；
所述分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，所述已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。
2.根据权利要求1所述的时钟分频校准电路，其特征在于，所述时钟分频电路包括缓冲器和M个分频D触发器，分别为第一分频D触发器、第二分频D触发器……第i分频D触发器……第M分频D触发器；其中M∈N*，M>2，M为偶数；i∈N*，i<M；
所述第一分频D触发器的输入端D接高电平，所述第i分频D触发器的正向输出端Q接所述第i+1分频D触发器的输入端D；
所述第M分频D触发器的反向输出端
Figure DEST_PATH_FDA0002445428010000011
接所述缓冲器的输入端；所述第i分频D触发器的清零端口均接所述缓冲器的输出端；
所述M个分频D触发器的时钟输入端口clk均接所述采样时钟信号。
3.根据权利要求2所述的时钟分频校准电路，其特征在于，所述缓冲器可采用一个或多个反相器串联的电路结构。
4.根据权利要求3所述的时钟分频校准电路，其特征在于，所述分频时钟校准电路包括第一延时电路、反相器、校准D触发器、或非门、第二延时电路和或门；
所述采样时钟信号分别连接第一延时电路和反相器的输入端，用于输出采样时钟延迟信号和采样时钟反相信号；所述校准D触发器的时钟输入端口接入所述采样时钟反相信号，其输入端D接入待校准时钟分频信号的前一级分频D触发器的反向输出，其清零端连接至高电平；
所述校准D触发器的正向输出端与所述第一延时电路的输出端连接至所述或非门，共同作为所述或非门的输入；
所述第二延时电路输入端连接待校准信号，其输出端与所述或非门的输出端连接至所述或门，共同作为所述或门的输入；所述或门的输出即为已校准时钟分频信号。
5.根据权利要求4所述的时钟分频校准电路，其特征在于，所述第一延时电路可采用一个或多个反相器串联的电路结构。
6.根据权利要求4所述的时钟分频校准电路，其特征在于，所述第一延时电路采用延时大小可调的延时电路结构，通过外部数字信号可对所述延时电路的延时大小进行调控。
CN201922085443.6U 2019-11-27 2019-11-27 一种时钟分频校准电路 Active CN210780705U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922085443.6U CN210780705U (zh) 2019-11-27 2019-11-27 一种时钟分频校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922085443.6U CN210780705U (zh) 2019-11-27 2019-11-27 一种时钟分频校准电路

Publications (1)

Publication Number Publication Date
CN210780705U true CN210780705U (zh) 2020-06-16

Family

ID=71066629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922085443.6U Active CN210780705U (zh) 2019-11-27 2019-11-27 一种时钟分频校准电路

Country Status (1)

Country Link
CN (1) CN210780705U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116192355A (zh) * 2022-09-06 2023-05-30 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116192355A (zh) * 2022-09-06 2023-05-30 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法
CN116192355B (zh) * 2022-09-06 2024-02-06 联芸科技(杭州)股份有限公司 Mipi发送器及其时钟校准方法

Similar Documents

Publication Publication Date Title
US6809566B1 (en) Low power differential-to-single-ended converter with good duty cycle performance
US8847637B1 (en) Time-interleaved multi-modulus frequency divider
CN109143832B (zh) 一种高精度多通道的时间数字转换器
US7164297B2 (en) Multiple reference clock synthesizer
US7725755B1 (en) Self-compensating delay chain for multiple-date-rate interfaces
US7573409B2 (en) Variable sized aperture window of an analog-to-digital converter
US8471607B1 (en) High-speed frequency divider architecture
JP2000278141A (ja) マルチプレクサ
WO2022121389A1 (zh) 高分辨率脉冲宽度调制信号产生电路
CN111010153A (zh) 一种时钟分频校准电路
CN110768674A (zh) 模数转换装置、设备以及转换方法
CN210780705U (zh) 一种时钟分频校准电路
US7358782B2 (en) Frequency divider and associated methods
JPWO2012120569A1 (ja) 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器
US10749531B1 (en) Multi-modulus frequency divider circuit
US10749505B2 (en) High-speed transmitter including a multiplexer using multi-phase clocks
US7990293B2 (en) Programmable deserializer
CN114967411B (zh) 一种具备自动复位机制的多级时间数字转换器
CN111416619A (zh) 一种延时测量电路、延时测量方法、电子设备及芯片
Yao et al. A high-resolution time-to-digital converter based on parallel delay elements
WO2022052705A1 (zh) 相位插值器的非线性度校准方法
CN106374892B (zh) 自我校准的多相位时脉电路及其方法
CN109283832B (zh) 一种低功耗的时间数字转换器及其phv补偿方法
CN108039885A (zh) 一种高速分频方法及具有占空比调节功能的高速分频器
CN207896957U (zh) 一种高速分频器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant